摘 要:為滿足集成電路中低功耗/低溫度系數(shù)的要求，基于負反饋鉗位原理，采用分段線性補償技術，通過在高低溫度段分別插入非線性電流修正項對基準進行了曲率補償，得到一種新型的無需運放的曲率補償電流模式帶隙電壓基準源。仿真得到典型工藝下電路在室溫27 ℃，工作電壓4.5 V下輸出電壓1.250 62 V，工作電流小于38 μA，功耗小于170 μW。在-40~+150 ℃。 寬溫度范圍內，基準電壓在1.250 18~1.250 86 V之間變化，溫度系數(shù)約為2.86 ppm/℃。

關鍵詞:帶隙電壓基準源;負反饋鉗位;電流模式;無運放;分段線性補償

中圖分類號:TN402文獻標識碼:B

文章編號:1004-373X(2010)04-019-04

Design of Current Mode Bandgap Voltage Reference without Opamp

HU Yangcong1，ZHOU Wei1，ZHOU Changsheng2

(1.Integrated Devices School of Optoelectronic Information，University of Electronic Science and Technology of China，

Chengdu，610054，China;2.Electronic Design and Application Center，Chinese Academy of Sciences，Jiaxing，314000，China)

Abstract:In order to meet requirement of low power，low temperature coefficient in the integrate circuit，based on negative feedback clamping，a new current mode curvature compensation bandgap voltage reference without Opamp is presented，using mutipiecewise compensation.The simulation results show at a 4.5 V supply voltage，the current consumption is less than 38 μA and the power consumption less than 170 μW.It also shows that the range of output is 1.250 18~1.250 86 V and the temperature coefficient is 2.86 ppm/℃ during the temperature is -40~+150 ℃.

Keywords:bandgap voltage reference;negative feedback clamping;current mode;without opamp;piecewise compensation

0 引 言

基準電壓源由于具有良好的溫度穩(wěn)定性和電源無關性，在模擬和混合信號集成電路中得到廣泛運用，而隨著便攜式產品的運用，為延長電池壽命，基準電壓源的低功耗設計逐級成為人們關注的目標。

傳統(tǒng)帶隙[1]的基本原理是利用一個PTAT電壓與PN結電壓的負溫度溫度電壓相補償。其中為得到PTAT電流經常利用一個運放進行箝位[2，3]，而運放的使用一方面會使得輸出電壓受到運放失調電壓的影響[4]，另一方面也會消耗更多的功耗。

本文基于負反饋箝位原理[5]，采用電流求和方式得到一階補償后的參考電壓，再利用分段線性補償原理進行高階補償?shù)玫揭粋€具有良好溫度特性的低功耗帶隙基準電壓源。

1 電流模式及其補償原理

電流模式帶隙基準通過將溫度系數(shù)相反的兩種電流相加[6]，再在電阻上得到所需要的參考電壓。

與傳統(tǒng)電壓模式的帶隙基準類似，由于具有發(fā)射結負溫度系數(shù)的電流并不是溫度的線性函數(shù)[7]，基準輸出電壓只有在參考溫度附近才能獲得比較好的補償，所以溫度范圍越大造成的誤差將越大。如將整個溫度范圍分成若干段分別進行補償，就可以在整個溫度范圍內獲得較好的溫度系數(shù)[8]。

這里將整個溫度范圍分成三部分分別進行補償。補償核心電路的結構如圖1~圖3所示。

圖1 電流模式及其補償原理示意圖

這里使流過輸出電阻R上的電流成為溫度的分段函數(shù)。在T2~T3溫度段IPTAT>IVbe，通過引入補償電流INL1，對高溫段產生的大的電流變化進行補償，從而減少高溫段的輸出電壓變化。同理，在T0~T1溫度端IVbe>IPTAT，通過引入補償電流INL2，對低溫段大的電流變化進行補償，從而減少低溫段的輸出電壓變化。在中間溫度段，T1~T2則保留原來的一階補償即可。

圖2 分段線性補償電流產生電路

圖3 分段線性補償電流的溫度特性

補償電流的產生以圖2(a)中的INL1電流為例進行說明。當溫度TT2時，IPTAT1>IVbe1，此時M2飽和，M3開始有電流流過，并且M3上的電流即是兩個電流的差值，經過鏡像后得到電流修正項INL1。INL1值可表示為:

INL1=0，IPTAT1

K1K2(IPTAT1-IVbe1)，IPTAT1>IVbe1(1)

同理，INL2可表示為:

INL2=0，IVbe2

K3K4(IVbe2-IPTAT1)，IVbe2>IPTAT2(2)

2 電路設計

該帶隙電壓基準源由以下幾個部分構成:PTAT電流的產生電路、電流求和電路、兩個分段線性補償電流的產生電路以及啟動和修調電路。

2.1 PTAT電流

PTAT電流的產生采用無運放結構，通過正負反饋環(huán)路將Y點箝位到與Z點電位相等，從而保證兩路PTAT電流相同[9，10]。如圖4所示。

圖4 帶隙基準源的反饋環(huán)路

帶隙電壓基準源包含三個反饋環(huán)路:一個負反饋(Z-P2-Y-P1-N3-N5-Z)兩個正反饋(Y-P1-N2-Y和Z-P4(P5)-VREF-N5-Z)。為保證穩(wěn)定，要求正反饋(Y-P1-N2-Y)環(huán)路增益要小于負反饋(Z-P2-Y-P1-N3-N5-Z)的環(huán)路增益。

推導正反饋(Y-P1-N2-Y)環(huán)路增益得:

Loopgain1gM(P1)gM(Q2)+gM(P1)×gM(P2)ro(P2)

推導負反饋(Z-P2-Y-P1-N3-N5-Z)環(huán)路增益得:

Loopgain2=gM(P1)1+gM(P1)(1/gM(Q1))#8226;[(1/gM(P3)+

R3+1/gM(Q3))(gM(N5)ro(N5)ro(N3))]#8226;Loopgain1

gM(P1)1+gM(P1)(1/gM(Q1))#8226;

(1/gM(P3)+R3+1/gM(Q3))×Loopgain1

推導正反饋(Z-P4(P5)-VREF-N5-Z)環(huán)路增益得:

Loopgain3gM(P4)1+gM(P4)(1/gM(Q4))+gM(P5)1+gM(P5)R4#8226;

(1/gM(P3)+R3+1/gM(Q3))#8226;[gM(P4)#8226;

ro(P4)(1/gM(Q4))//(R+Ra~d)](1/ro(N3))

為避免振蕩，應保證Loopgain3<1。

2.2 電流求和

電流求和部分:一路由PTAT鏡像而來，另外一路為Vbe4在電阻R4上產生的電流。其中P0~P5管均工作在亞閾值區(qū)。

I2=(W/L)2×IT×exp(VSG2nVT)[1-exp(-VSD2/VT]

(W/L)2×IT×exp(VSG2nVT)(當VDS>>VT時)(3)

I3=(W/L)3×IT×exp(VSG3nVT)[1-exp(-VSD3/VT)]

(W/L)3×IT×exp(VSG3nVT)(當VDS>>VT時) (4)

式中:IT=qXDppN0exp(k1+|VT|/n)VT;k1為常數(shù) [11];q為電子電荷;X為電流流經路徑上晶體管的厚度;Dp為空穴擴散系數(shù);pN0為N阱中空穴濃度;n=1+Cjs/Cox，Cjs為耗盡層電容，Cox為氧化層電容。

I2=I3(5)

于是:

VSG(P2)=VSG(P3)(6)

根據(jù)KVL有:

Vbe2+VSG(P2)=Vbe3+I3R3+VSG(P3)(7)

I2=A2IS0eVbe2/VT(8)

I3=A3IS0eVbe3/VT(9)

聯(lián)立式(3)~ (9)有:

I2=I3=ΔVbe2，3R3=VTln(A3/A2)R3=

VTln MR3=IPTAT(10)

基準輸出VREF由正負溫度系數(shù)電流流過電阻R產生;I4鏡像I3;I4，I5表達式與式(1)，式(2)類似:

I=I4+I5=I3+I5

VREFR=ΔVbe2，3R3+Vbe4+ΔVSG(P4，P5)R4

VREF=(R/R3)ΔVbe2，3+(R/R4)[Vbe4+ΔVSG(P4，P5)]

其中:ΔVSG(P4，P5)為P4和P5的柵源電壓差，對輸出參考VREF進行高階補償。

ΔVSG(P4，P5)=VSG(P4)-VSG(P5)=nVTln(I4/I5)

VREF=(R/R4)Vbe4+(R/R3)ln M×

VT+(R/R4)#8226;nVTln(I4/I5)(11)

2.3 電流求和分段線性補償電流

兩個分段線性補償電流產生原理如前所述。根據(jù)式(1)，(2)通過調節(jié)IPTAT和IVbe鏡像電流的大小，可以靈活設置不同溫度轉折點和不同補償電流值。

經過高階補償后的帶隙基準電壓表達式如下:

VREF=(R/R4)Vbe4+(R/R3)ln M×VT+(R/R4)nVTln(I4/I5)-INL2R，T

(R/R4)Vbe4+(R/R3)ln M×VT+(R/R4)nVTln(I4/I5)，T1

(R/R4)Vbe4+(R/R3)ln M×VT+(R/R4)nVTln(I4/I5)-INL1R，T2

2.4 啟動電路

由于存在零電流簡并態(tài)，為使基準能夠正常工作需要一個啟動電路，使電路擺脫簡并態(tài)進入正常工作狀態(tài)。啟動過程如下:

基準使能EN=0時，Ps導通啟動基準。開始啟動時，VREF還沒有建立，N0沒有導通，X點電位接近于電源電壓，使N8/N6管導通Y點被拉低，P1管所在的電流支路最先導通，經過N1~N3的鏡像作用，N3管所在支路開始有電流流過，之后P4/P5支路也有電流流過，VREF逐級建立，最終使得N4/N5/N0導通，N4支路開始有電流流過，N0管導通后使X點電位拉低至N8/N6管截止，關斷N8啟動管。

基準使能EN=1時，P0關斷，基準不工作。

2.5 修調及穩(wěn)定性考慮

通過a~d四個MOS開關管可以對輸入/輸出參考電壓進行修調。同時為提高電路穩(wěn)定性，在Y和輸出節(jié)點上分別連接到電源線和地線的電容。

3 仿真結果

帶隙參考電路如圖5所示。

電路采用HHNEC 0.35 μm BCD 3.3 V/5 V工藝，采用Cadence Spectre仿真工具進行仿真。典型工藝下電路在室溫27 ℃，工作電壓4.5 V下輸出電壓1.250 62 V，工作電流小于38 μA，功耗小于170 μW。在-40~+150 ℃ 寬溫度范圍內，基準電壓在1.250 18~1.250 86 V之間變化，溫度系數(shù)約為2.86 ppm/℃。

圖6為各電壓下ΔVGS隨溫度的變化曲線。

圖7為4.5 V電源電壓下兩個分段線性補償電流的溫度特性及采用分段補償前后基準輸出的溫度特性變化?？梢?，采用分段線性補償后，基準的溫度特性得到明顯改善。

圖8顯示各電源電壓下在很寬的溫度范圍均有良好的溫度特性。圖9為基準的電源電壓特性，3~5 V電壓變化5.28 mV，線性調整率為2.64 mV/V。

4 結 語

設計了一種基于負反饋鉗位的無運放電流模式帶隙基準電壓源，具有低功耗和良好的溫度特性。4.5 V電源下，-40~+150 ℃溫度范圍內基準溫度系數(shù)為2.86 ppm/℃，工作電流小于38 μA，功耗小于170 μW。

圖5 帶隙參考電路圖

圖6 各電壓下ΔVGS隨溫度的變化曲線

圖7 基準分段線性補償?shù)臏囟忍匦?/p>

圖8 各電源電壓下基準的典型溫度特性

圖9 基準的電源電壓特性

參考文獻

[1]幸新鵬，李冬梅，王志華.CMOS帶隙基準源研究現(xiàn)狀[J].微電子學，2008，38(1):57-63.

[2]Xu Wendan，Xu Donglai，F(xiàn)rench Ian.A High Performance CMOS Band-gap Reference Circuit Design[A].IEEE International Workshop on VLSI Design Video Tech.[C].Suzhou，2005:32-35.

[3]Banba，Hironori.A CMOS Bandgap Reference Circuit with Sub-1 V Operation[A].IEEE JSSC[C].1999:670-674.

[4][美]畢查德#8226;拉扎維.模擬CMOS集成電路設計[M].陳貴燦，譯.西安:西安交通大學出版社，2003.

[5]曹寒梅，楊銀堂，蔡偉，等.基于負反饋箝位技術的高性能CMOS 帶隙基準源[J].電子與信息學報，2008，30(6):1 517-1 520.

[6]Kirkland.Low Supply Voltage BiCMOS Self-biased Bandgap Reference using a Current Summing Architecture[P].US:6181121.2001.

[7]王召，趙志勇，趙武，等.±1.5 V 1.37×10-6/℃電流模式CMOS帶隙基準源的分析與設計[J].微納電子技術，2007，44(12):1 087-1 090.

[8]Gabriel Alfonso Rincon-Mora，Phillip E Allen. A 1.1 V Current-mode and Piecewise-linear Curvature Corrected Bandgap Reference[J].IEEE Solid-State Circuits，1998，33(10):1 551-1 554.

[9]曾健平，田濤，李宇，等.線性補償型帶隙基準電壓源設計[J].宇航計測技術，2005，25(4):49-53.

[10]Ripamonti G.Low Power-Low Voltage Band Gap References for Flash-EEPROM Integrated Circuits:Design Alternatives and Experiments[A].Proceedings of ICECS[C].1999(2):635-638.

[11]Paul R Gray，Paul J Hurst，Stephen H Lewis，等.模擬集成電路的分析與設計[M].張曉玲，譯.北京:高等教育出版社，2005.

[12]張春華，常昌遠.低壓基準源的分析和設計[J].現(xiàn)代電子技術，2007，30(16):168-170.

[13]鐘昌賢，張波，周浩，等.一個1.2 V，9 ppm/℃的CMOS帶隙電壓基準源[J].現(xiàn)代電子技術，2006，29(16):120-122.