摘 要:介紹一種采用二階補(bǔ)償技術(shù)的帶隙電壓基準(zhǔn)電路?；谝浑A曲率補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)，利用晶體管基極_發(fā)射極電壓Vbe與溫度T的非線(xiàn)性關(guān)系，通過(guò)PTAT2電路補(bǔ)償Vbe的二階項(xiàng)，從而改善了基準(zhǔn)電壓的溫度特性。Cadence軟件仿真結(jié)果表明，工作電壓為5 V，在-35～+110 ℃的溫度范圍內(nèi)，其溫度系數(shù)可達(dá)2.89 ppm/℃。

關(guān)鍵詞:帶隙電壓基準(zhǔn);二階曲率補(bǔ)償;溫度系數(shù);Cadence

中圖分類(lèi)號(hào):TN710文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)02-012-03

High Precision CMOS Bandgap Voltage Reference

GAO Ju1，2，ZHOU Wei2，3

(1.Chongqing University，Chongqing，400065，China;2.National Laboratory of Analog Integrated Circuits，No.24 Research Institute，CETC，Chongqing，400060，China;

3.Chongqing University of Posts and Telecommunications，Chongqing，400065，China)

Abstract:A high_precision bandgap reference circuit with high_order compensation technique is presented.Based on the BGR with first_order curvature compensation and using base_emitter voltage Vbes nonlinear dependence of temperature T，the temperature performance of the voltage reference has been enhanced by offsetting the high_order term in Vbewith a PTAT2 term.Simulation result shows that single power supply is 5 V，the temperature coefficient is 2.89 ppm/℃ over the range of -35～+110 ℃.

Keywords:bandgap voltage reference;second_order curvature compensation;temperature coefficient;Cadence

0 引 言

集成電路的飛速發(fā)展，使得電壓基準(zhǔn)被廣泛用于A(yíng)DC，DAC，LDO等模擬或混合電路中。帶隙電壓基準(zhǔn)的溫度特性、PSRR、精度等會(huì)影響到ADC和DAC的轉(zhuǎn)換精度，甚至影響到整個(gè)電路和系統(tǒng)的性能。隨著數(shù)據(jù)轉(zhuǎn)換精度的不斷提高，一階曲率補(bǔ)償帶隙電壓基準(zhǔn)的溫度系數(shù)很難滿(mǎn)足電路應(yīng)用的要求。

為提高輸出帶隙電壓基準(zhǔn)的精度，國(guó)內(nèi)外眾多學(xué)者對(duì)帶隙基準(zhǔn)的高階曲率補(bǔ)償進(jìn)行了研究，且補(bǔ)償方式眾多，如電流相減補(bǔ)償法[1]，電壓疊加補(bǔ)償法[2]，利用不同質(zhì)電阻上電壓的疊加實(shí)現(xiàn)溫度系數(shù)的曲率補(bǔ)償[3]，階段性電流模式補(bǔ)償[4]等，可獲得最好的溫度系數(shù)達(dá)到幾個(gè) ppm/℃。只是這些曲率補(bǔ)償?shù)姆椒ㄐ枰捎锰厥夤に嚨碾娮璧葘?duì)設(shè)計(jì)或工藝有其他的要求。而對(duì)于標(biāo)準(zhǔn) CMOS工藝，有可能無(wú)法實(shí)現(xiàn)。本文基于一階曲率補(bǔ)償帶隙電壓基準(zhǔn)，設(shè)計(jì)一種二階曲率補(bǔ)償?shù)膸痘鶞?zhǔn)，并簡(jiǎn)要地介紹了其工作原理。

1 電路結(jié)構(gòu)及原理分析

1.1 二階補(bǔ)償原理

傳統(tǒng)的帶隙電壓基準(zhǔn)是通過(guò)雙極晶體管的基極_發(fā)射極電壓Vbe的負(fù)溫度特性和PTAT電流的正溫度特性，以適當(dāng)?shù)臋?quán)重相加，從而得到具有良好溫度特性的電壓。但是Vbe與溫度的關(guān)系不是完全線(xiàn)性的，在Vbe的泰勒展開(kāi)式中存在著較多的高階項(xiàng)[5]，因此采用額外的電路來(lái)產(chǎn)生PTAT2抵消二階項(xiàng)，實(shí)現(xiàn)二階溫度曲率補(bǔ)償。圖1為二階補(bǔ)償?shù)膸痘鶞?zhǔn)溫度特性曲線(xiàn)，它簡(jiǎn)單地描述了二階溫度補(bǔ)償?shù)脑怼ｋp極型晶體管基極_發(fā)射極電壓Vbe的溫度特性可以描述為:

Vbe(T)=Vg0-BT-Cf(T)(1)

式中:Vg0是外推到0 K時(shí)硅的帶隙電壓;B，C是與溫度無(wú)關(guān)的常數(shù);T是絕對(duì)溫度;f(T)表示溫度的高階分量。設(shè)計(jì)基準(zhǔn)電路使得:

Vref=Vbe(T)+D(T)+Ef2(T)(2)

并且DB，Cf(T)Ef2(T)即可實(shí)現(xiàn)高階的溫度補(bǔ)償，使得帶隙電壓基準(zhǔn)輸出電壓接近硅的帶隙電壓Vg0。運(yùn)用此補(bǔ)償技術(shù)，其基準(zhǔn)電壓的輸出表達(dá)式為:

Vref=Vbe+VPTAT+VPTAT2(3)

圖1 二階補(bǔ)償?shù)膸痘鶞?zhǔn)溫度特性曲線(xiàn)

1.2 二階補(bǔ)償電路

圖2為一種基于傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)的二階補(bǔ)償電路。

圖2 二階補(bǔ)償電路

晶體管Q1，Q2的發(fā)射極被運(yùn)算放大器箝位，由此形成帶隙基準(zhǔn)電路，其基準(zhǔn)輸出表達(dá)式為:

圖3為PTAT2電流的產(chǎn)生電路，該電路利用MOS管工作在亞閾值區(qū)產(chǎn)生PTAT2電流。MP10~MP13工作在飽和區(qū)，MN1~MN4工作在亞閾值區(qū)。

圖3 PTAT2電流產(chǎn)生電路

根據(jù)KVL定律:

1.3 電路實(shí)現(xiàn)

運(yùn)算放大器如圖4所示。選用PMOS差分對(duì)管作為輸入級(jí)，給定相同的偏置電流和寬長(zhǎng)比，PMOS 管的跨導(dǎo)低，這有利于減小 PMOS溝道噪聲;MN5 和 MN6作有源負(fù)載，運(yùn)算放大器的輸出直接驅(qū)動(dòng)MP1，MP2，MP3。

圖4 運(yùn)算放大器

對(duì)運(yùn)用于帶隙電壓基準(zhǔn)的運(yùn)放的要求有:增益高，高增益的運(yùn)算放大器有利于提高電壓基準(zhǔn)的電源抑制比PSRR， 因此采用二級(jí)結(jié)構(gòu)，有足夠的相位裕度，從而保證差分放大器能夠穩(wěn)定的工作， 所以使用補(bǔ)償電容Cc對(duì)運(yùn)算放大器進(jìn)行相位補(bǔ)償。運(yùn)放的輸入失調(diào)電壓反比于差分對(duì)管的寬長(zhǎng)比，差分輸入對(duì)管MP6和MP7的寬長(zhǎng)比取盡可能大的值以減小運(yùn)放的失調(diào)電壓。運(yùn)放DC增益為81.6 dB，相位裕度為51°。

2 仿真結(jié)果分析

根據(jù)以上分析，運(yùn)用Cadence軟件，在工作電壓為5 V，溫度范圍為-35～+110 ℃的條件下對(duì)電路進(jìn)行了仿真。圖5和圖6為帶隙電壓基準(zhǔn)源補(bǔ)償前后的溫度特性仿真結(jié)果，從圖5，圖6中可以看出，溫度從-35～+110 ℃變化時(shí)，補(bǔ)償后的溫度系數(shù)為2.89 ppm/℃，與傳統(tǒng)的帶隙電壓基準(zhǔn)的溫度系數(shù)17.6 ppm/℃相比較，電路表現(xiàn)了良好的溫度特性。

圖5 傳統(tǒng)帶隙的溫度特性

圖6 二階曲率補(bǔ)償后的溫度特性

3 結(jié) 語(yǔ)

本文給出一種使用二階補(bǔ)償技術(shù)的高精度CMOS帶隙電壓基準(zhǔn)電路的設(shè)計(jì)，該電路通過(guò)PTAT2電路補(bǔ)償Vbe的二階項(xiàng)，從而改善了基準(zhǔn)電壓的溫度特性。仿真結(jié)果表明，該電路在工作電壓為5 V，溫度范圍為-35～+110 ℃，其溫度系數(shù)為2.89 ppm/℃，溫度特性有很大的改善。

參考文獻(xiàn)

[1]Piero Malcovati，F(xiàn)ranco Maloberti，Carlo Fiocchi.Curvature Compensate BiCMOS Bandgap with 1 V Supply Voltage[J].IEEE Journal of Solid_state Circuit，2001(36):1 076_1 081.

[2]Malcovati P，Maloberti F.New Curvature_Compensation Technique for CMOS Bandgap Reference with Sub 1 V Operation[J].IEEE Solid_state Circuit，2001，36(7):1 076_1 081.

[3]Doyle J，Young Jun Lee，Yong Bin.A CMOS Subbandgap Reference Circuit with 1 V Power Supply Voltage[J].IEEE Solid_state Circuit，2004，39(1):252_255.

[4]Ka Nang Leung，Philip K T Mok，Chi Yat Leung.A 2 V 23 μA 5.3 ppm/℃ Curvature Compensated CMOS Bandgap Voltage Reference[J].IEEE Solid_state Circuits，2003，38(3):561_564.

[5]Rincon_Mora G A.Voltage References from Diodes to Precision High_Order Bandgap Circuits[M].IEEE Press，2002:16_20.

[6]Razavi B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安:西安交通大學(xué)出版社，2003.

[7]Gray Paul R，Paul J Hurst，Stephen H Lewis.模擬集成電路的分析與設(shè)計(jì)[M].4版.張曉林，譯.北京:高等教育出版社，2003.

[8]Allen P E.CMOS模擬集成電路設(shè)計(jì)[M].2版.馮軍，譯.北京:電子工業(yè)出版社，2005.

[9]Rincon_Mora G A，Allen P E.A Low Voltage，Low Quie_scent，Low Drop_out Regulator[J].IEEE Solid_state Circuit，1998，33(1):36_43.

作者簡(jiǎn)介

高 菊 女，1984年出生，重慶人，碩士研究生。主要研究方向?yàn)榛旌闲盘?hào)集成電路設(shè)計(jì)。

周 瑋 男，1984年出生，內(nèi)蒙古呼和浩特人，碩士研究生。主要研究方向?yàn)榛旌闲盘?hào)集成電路設(shè)計(jì)。