摘 要:通過對LDO 降壓轉(zhuǎn)換器的原理分析，對其穩(wěn)定性和頻率響應(yīng)進(jìn)行深入的研究，通過電路的小信號模型分析，抽取傳輸函數(shù)，并運用極坐標(biāo)法對運放的零極點進(jìn)行了分析，利用調(diào)整運放內(nèi)部器件參數(shù)的方法使零點與極點發(fā)生變化，從而在不采用電容進(jìn)行外部補償?shù)那疤嵯拢瑴p小了芯片面積，提高了系統(tǒng)穩(wěn)定性，設(shè)計的相位裕度大于60°，單位增益頻率為322 kHz，直流增益為60 dB左右，靜態(tài)電流在50 μA左右的LDO降壓轉(zhuǎn)換器。這里針對特定SoC的低電壓供電要求，從應(yīng)用出發(fā)設(shè)計了不需要電容補償?shù)男∶娣eLDO降壓轉(zhuǎn)換器。

關(guān)鍵詞:LDO降壓轉(zhuǎn)換器;穩(wěn)定性;傳輸函數(shù);極點

中圖分類號:TN432文獻(xiàn)標(biāo)識碼:B

文章編號:1004-373X(2010)02-022-03

Design of LDO in SoC

CHEN Weiquan，LI Hui

(Dongguan Institute of Metrology and Quality Supervision Testing，Dongguan，523120，China)

Abstract:Accroding to analyze the operation rule of LDO regulator，a deep research for the stability and frequency response is made，through analying the micro_signal model of the circuit，abstracting the transmission function，using the polar_coordinates to analyse the pole and the zero of the operational amplifier，adjusting the paremeter of circuit devices to change the detail frequency of the pole and the zero，and a compensation method without capacitance to improve the stability of the system is obtained，a low dropout regulator is designed which has a phase margin more than 60°，the unity_gain frequency is 322 kHz，the DC gain is about 60 dB，the static current is about 50 μA.The low dropout regulator without capacitance compensation aimming at the low voltage requirement of SoC is designed.

Keywords:low dropout regulator;stability;transmission function;pole

0 引 言

隨著集成電路規(guī)模的發(fā)展，電子設(shè)備的體積、重量和功耗越來越小，這對電源電路的集成化、小型化及電源管理性能提出了越來越高的要求。在降壓變換器的設(shè)計中，穩(wěn)定性是一個關(guān)鍵性指標(biāo)[1_3]。在特定的SoC中為了降低芯片面積，一般局部電路用小尺寸工藝，因為應(yīng)用于低電壓數(shù)字電源系統(tǒng)，LDO需要驅(qū)動很大電流。在這種情況下只要設(shè)計恰當(dāng)可以不使用電容補償[4]達(dá)到好的穩(wěn)定性，從而減小芯片面積。

1 LDO降壓轉(zhuǎn)換器原理分析和穩(wěn)定性分析

LDO 降壓轉(zhuǎn)換器的電路框圖如圖1所示[5，6]。該電路內(nèi)部主要包含4個模塊:PMOS調(diào)整管Vpg (Pass Element)、電壓基準(zhǔn)源(Vref)、誤差放大器(Error Amplifier，EA)、電阻反饋網(wǎng)絡(luò)RF(Feedback Network)。LDO降壓轉(zhuǎn)換器中，PMOS 調(diào)整管Vpg作為電壓控制電流源(Voltage Control Current Source，VCCS)，提供穩(wěn)定輸出電壓Vo所需的負(fù)載電流Io。輸出電壓Vo的反饋信號作為誤差放大器(EA)的輸入，與基準(zhǔn)源Vref 進(jìn)行比較，EA的輸出驅(qū)動PMOS調(diào)整管。由此可見，LDO的穩(wěn)定性即輸出電壓的穩(wěn)定性，它是由負(fù)反饋網(wǎng)絡(luò)決定的。

圖1 LDO降壓轉(zhuǎn)換器電路框圖

如圖2所示為有負(fù)載時的系統(tǒng)模型，A為反饋點，從此處斷開可以得到系統(tǒng)的開環(huán)增益為[7]:

VFBVref=AV=gMaRoagMpZ[1+sRoaCpar]R1[R1+R2](1)

式中:gMa和gMp分別是運放與電壓調(diào)整管的跨導(dǎo);Roa為運放的輸出電阻;Cpar是由電壓調(diào)整管引入的寄生電容;Z是從Vout方向往地看過去的阻抗，Z可由下式表示:

Z=Rx#8226;1+sResrCosCo#8226;1sCb

=Rx[1+sResrCo]s2RxResrCoCb+s[Rx+Resr]Co+sRxCb+1(2)

圖2 有負(fù)載時的系統(tǒng)模型

式(2)中:Co和Resr是輸出電容的容量和等效阻值;Cb是旁路電容;Rx是從輸出電壓Vout往調(diào)整器看過去的電阻值，定義為:

Rx=Ro_pass∥(R1+R2)(3)

這里Ro_pass是調(diào)整管的輸出電阻。負(fù)載RL的阻值一般遠(yuǎn)大于Rx，通常情況下RL的阻值可以忽略。假定在典型的情況下，Co大于Cb，則從式(2)得到Z為:

ZRx[1+sResrCo][1+s(Rx+Resr)Co][1+s(Rx∥Resr)Cb](4)

從式(1)~式(4)可以看到系統(tǒng)的開環(huán)傳輸函數(shù)包含有三個極點和一個零點，由此可見，這是一個不穩(wěn)定的系統(tǒng)。同時，在大多數(shù)的電流范圍內(nèi)，當(dāng)R1+R2的數(shù)量級非常大的情況下(特別是在高電流的情況下)，從式(3)可以得到，Rx可以歸一化為Ro_pass。那么，傳輸函數(shù)的零點與極點就可以得到，如下式所示:

P11/(2πRo_passCo)(5)

P21/(2πResrCb)(6)

P31/(2πRoaCpar)(7)

Z11/(2πResrCo)(8)

2 設(shè)計方法

通過以上的穩(wěn)定性分析得到典型的有負(fù)載的頻率增益曲線如圖3所示[8]。輸出作電源時Cb小于Cpar，在Resr很小的情況下，極點P1，P2位置發(fā)生變化:

P2=1/(2πRoaCpar)

P3=1/(2πResrCb)(9)

通常要用電容進(jìn)行頻率補償[9]，使LDO穩(wěn)定工作，這個電容又會占用較大的面積。而在特定的SoC中為了降低芯片面積，局部電路都用小尺寸工藝，同時因為應(yīng)用于低電壓供電的數(shù)字電源系統(tǒng)，因此需要驅(qū)動很大電流。這時只要設(shè)計恰當(dāng)，電路就可以不使用電容補償達(dá)到好的穩(wěn)定性，從而減小芯片面積。從頻率增益曲線可以看出，為使Z1移到P2以前，需要增加Resr來減小Z1，另一種方法是用電容進(jìn)行頻率補償，那就要犧牲面積。用適當(dāng)犧牲功耗的方法來進(jìn)行頻率補償，就向右移動P2，這樣做的同時可以提高LDO的速度。

圖3 帶載條件下的LDO頻率變化

為了向右移動P2，就是要減小Roa，即運放的輸出電阻，因為OTA(運算跨導(dǎo)放大器)具有輸出電阻小的特點[10]，所以采用OTA結(jié)構(gòu)做運放，這樣可以通過增加輸出電流來減小運放的輸出電阻。所用的OTA及系統(tǒng)結(jié)構(gòu)如圖4，圖5所示。其驅(qū)動能力在3 mA左右，Co為1 μF，Resr小于5 mΩ。

圖4 OTA系統(tǒng)結(jié)構(gòu)及電路(一)

采用HSpice仿真得到相應(yīng)的頻率增益曲線和頻率相位曲線如圖6所示。在圖6中可以看到相位裕度大于60°，單位增益頻率為322 kHz，直流增益為60 dB左右，靜態(tài)電流在50 A左右。

圖5 OTA系統(tǒng)結(jié)構(gòu)及電路(二)

圖6 仿真曲線

3 結(jié) 語

穩(wěn)定性是LDO設(shè)計的關(guān)鍵，針對不同的應(yīng)用環(huán)境和要求可以采用不同的穩(wěn)定性方案。這里對應(yīng)用于驅(qū)動電流較大的低壓數(shù)字電源系統(tǒng)的LDO電路，提出不使用電容補償，只進(jìn)行內(nèi)部調(diào)整就可以達(dá)到好的穩(wěn)定性的結(jié)構(gòu)與設(shè)計方法。簡化設(shè)計過程，減小了芯片面積。

參考文獻(xiàn)

[1]劉其貴，李建中，郭振東，等.CMOS單片LDO線性穩(wěn)壓器的設(shè)計[J].電路與系統(tǒng)學(xué)報，2002，7(4):5_8.

[2]Gray P R，Meyer R G.Analysis and Design of Analog Integrated Circuits[M].New York:John Wiley Sons，1993.

[3]Falin J.ESR，Stability and the LDO Regulator[M].TI Company Inc.，2002.

[4]Simpson C.LDO Regulator Stability and Ceramic Capacitors[M].National Semiconductor Company Inc.，1999.

[5]馬勛，張波.LDO降壓轉(zhuǎn)換器的穩(wěn)定性分析[J].微電子學(xué)，2004，34(2):142_145.

[6]Lee Bang S.Understanding the Terms and Definitions of LDO Voltage Regulators[R].Texas Instruments Application Report，1999.

[7]Behzad Razavi.Design of Analog CMOS Integrated Circuits\\.Mcgraw Hill International Edition，2001.

[8]Phillip E Allen，Douglas R Holbem.CMOS模擬電路設(shè)計[M].北京:科學(xué)出版社，1995.

[9]Lee Band S.Technical Review of Low Dropout Voltage Re_gulator Operation and Performance[R].Application Re_port，1999.

[10]Carter B，Brown T R.Handbook of Operational Amplifier Applications[Z].TI Company Inc.，2001.