摘 要:針對(duì)LDO穩(wěn)壓器某些情況下輸出電壓不正常的特點(diǎn)，提出一種除了可監(jiān)測(cè)LDO穩(wěn)壓器的過(guò)溫過(guò)流保護(hù)狀態(tài)以外，還可監(jiān)測(cè)穩(wěn)壓器工作在漏壓區(qū)狀態(tài)的故障監(jiān)測(cè)電路，使LDO穩(wěn)壓器的功能更加完善;最后給出了仿真驗(yàn)證結(jié)果。

關(guān)鍵詞:LDO穩(wěn)壓器;故障監(jiān)測(cè);漏壓區(qū);閾值跟蹤

中圖分類號(hào):TN710文獻(xiàn)標(biāo)識(shí)碼:B

文章編號(hào):1004-373X(2010)02-004-03

Design of LDO Dropout Monitoring Circuit

WANG Junqin

(Xi′an University of Arts and Science，Xi′an，710065，China)

Abstract:On some conditions，the output of LDO regulator is not normal.An improved monitoring circuit is put forward，which can monitor not only over thermal and over current protection conditions but also the condition that the regulator works in the dropout region.The new circuit makes the function of LDO regulator more perfect.The simulation results of the improved monitoring circuit is represented.

Keywords:LDO regulator;error monitoring;dropout region;threshold tracking

近年來(lái)，便攜式電子產(chǎn)品的不斷發(fā)展對(duì)電源管理方案提出了越來(lái)越高的要求。由于LDO(Low Drop Out)線性穩(wěn)壓器具有低靜態(tài)電流，低漏失電壓，高效率等特點(diǎn)[1]，因而得到廣泛的應(yīng)用。在此介紹一種用于LDO穩(wěn)壓器的誤差監(jiān)測(cè)電路，并且給出電路的仿真結(jié)果。此電路能夠LDO穩(wěn)壓器的過(guò)溫、過(guò)流和漏壓狀態(tài)有效地監(jiān)測(cè)，以便于外部電路采取相應(yīng)的應(yīng)對(duì)措施[2]。

1 一般的故障監(jiān)測(cè)方法

具有故障監(jiān)測(cè)功能的LDO穩(wěn)壓器[3]系統(tǒng)框圖如圖1所示，其中比較器用于監(jiān)測(cè)穩(wěn)壓輸出是否正常[4]。當(dāng)穩(wěn)壓器處于限流、過(guò)溫的狀態(tài)時(shí)，穩(wěn)壓器輸出電壓變低，比較器輸出端FAULT輸出低電平，正常時(shí)輸出高電平。然而，LDO穩(wěn)壓器除了在過(guò)溫保護(hù)和過(guò)流保護(hù)的狀態(tài)下輸出不正常以外，在輸入電壓尚未達(dá)到穩(wěn)壓器的正常工作電壓，穩(wěn)壓器工作在漏壓區(qū)時(shí)，輸出電壓也不正常。為了監(jiān)測(cè)這種不正常輸出的情況，在此提出了一種改進(jìn)的故障監(jiān)測(cè)電路。

該電路在工作時(shí)，除了在穩(wěn)壓器處于過(guò)溫過(guò)流保護(hù)的狀態(tài)的情況下FAULT端輸出低電平外，當(dāng)輸入/輸出壓差低于FAULT閾值時(shí)也輸出低電平。該FAULT閾值跟蹤漏失電壓，隨著負(fù)載電流的變化而變化。

圖1 普通LDO穩(wěn)壓器的系統(tǒng)框圖

2 改進(jìn)的故障監(jiān)測(cè)電路

2.1 穩(wěn)壓器的工作狀態(tài)

如圖2所示，當(dāng)輸入電壓低于某一電壓值時(shí)，穩(wěn)壓器停止穩(wěn)壓，這一點(diǎn)的輸入/輸出電壓差就是漏失電壓(Dropout Voltage)。

圖2 LDO穩(wěn)壓器的工作狀態(tài)

在漏壓區(qū)，PMOS調(diào)整管可簡(jiǎn)化為一個(gè)電阻，漏失電壓可以用它的導(dǎo)通電阻(RON)的形式來(lái)表示[5]:

Vdropout=IORON(1)

在漏壓區(qū)，輸出電壓隨著輸入電壓的減小而減小，因此輸入/輸出壓差比較小;在穩(wěn)壓區(qū)，輸出電壓穩(wěn)定在某一固定值附近，此時(shí)輸入/輸出壓差比漏壓區(qū)內(nèi)要大[6]。因此，通過(guò)監(jiān)測(cè)輸入/輸出壓差的大小，可以判斷穩(wěn)壓器工作的區(qū)域。

2.2 故障監(jiān)測(cè)電路的實(shí)現(xiàn)

圖3是采用改進(jìn)后的故障監(jiān)測(cè)電路的LDO穩(wěn)壓器框圖。FAULT_COMP除了穩(wěn)壓器處于過(guò)溫保護(hù)和過(guò)流保護(hù)狀態(tài)時(shí)FAULT端輸出低電平外，當(dāng)輸入/輸出壓差低于某一FAULT閾值時(shí)也輸出低電平。該FAULT閾值跟蹤漏失電壓，隨著負(fù)載電流的變化而變化[7]。圖4為改進(jìn)后的故障監(jiān)測(cè)電路，其中，VIN為芯片輸入電壓;VOUT為穩(wěn)壓器輸出電壓;IBIAS1為偏置電流信號(hào);IS為負(fù)載電流采樣信號(hào)，其電流值為負(fù)載電流的幾千分之一;ADJ為輸出電壓的反饋采樣電壓;VREF為基準(zhǔn)源電路產(chǎn)生的基準(zhǔn)電壓;FAULT為故障監(jiān)測(cè)輸出信號(hào)，低電平有效。

圖3 改進(jìn)的LDO穩(wěn)壓器框圖

如圖4所示，MN1，MN2，R0，R1組成輸入電壓的采樣電路。COMP_IN_OUT[8]和COMP_ADJ_REF[9]是兩個(gè)遲滯比較器，反相器I1和MP3，R0構(gòu)成COMP_IN_OUT的外部正反饋回路，反相器I4和MN34(在COMP_ADJ_REF內(nèi))構(gòu)成COMP_ADJ_REF的正反饋回路?；蚍情TI2，反相器I3，MN4，R2組成故障監(jiān)測(cè)的輸出電路，R2為ESD保護(hù)電阻。

COMP_IN_OUT比較器用于監(jiān)測(cè)輸入/輸出壓差，即穩(wěn)壓器是否處于漏壓區(qū)。INP端接VIN經(jīng)過(guò)電阻R0和R1降壓后的電壓，INN端接穩(wěn)壓器輸出VOUT，因此一旦FAULT電平由低向高翻轉(zhuǎn)，則此時(shí)輸入/輸出壓差(VIN-VOUT)基本上就等于R0和R1上的壓降，這個(gè)值就是FAULT閾值電壓VH，比漏失電壓(Dropout Voltage)要稍大;而當(dāng)FAULT電平由高向低翻轉(zhuǎn)時(shí)，此時(shí)輸入/輸出壓差(VIN-VOUT)就等于R1上的壓降，這個(gè)值就是FAULT閾值電壓VL。由于MN2和MN1形成一組電流鏡，所以IDMN2也與負(fù)載電流呈比例關(guān)系。MP3和R0構(gòu)成的正反饋電路形成遲滯。

圖4 改進(jìn)后的故障監(jiān)測(cè)電路共模輸入范圍

COMP_IN_OUT比較器外部采用動(dòng)態(tài)遲滯，內(nèi)部為正反饋的高增益比較器。如果MP7和MP9的寬長(zhǎng)比的系數(shù)α≤1時(shí)，比較器內(nèi)部無(wú)遲滯，α>1時(shí)比較器內(nèi)部有遲滯;在此電路中α=1，未形成遲滯。R0，R1及MP3構(gòu)成外部正反饋，從而形成遲滯。其各個(gè)性能指標(biāo)分析如下:

共模輸入范圍 如圖5所示，此比較器的輸入級(jí)結(jié)構(gòu)是共源差分輸入。

VIC(max)=VIN(2)

VIC(min)=2VTHN+VMN18(sat)(3)

由式(3)可知:最小共模輸入電壓與VTHN有關(guān)，大約在1.8 V以上。故此比較器不適合于輸出電壓小于1.8 V的LDO穩(wěn)壓器。

輸出范圍 比較器的最大輸出范圍約為VDD，最小輸出范圍約為0。

遲滯 當(dāng)VIN接近VOUT時(shí)，反相器I1輸出為高，MP3關(guān)斷。在INP稍大于VOUT時(shí)，比較器翻轉(zhuǎn)，反相器I1輸出為低，MP3導(dǎo)通。故:

V+trig=IDMN2(R0+R1)(4)

當(dāng)VIN大于VOUT一定值時(shí)，反向器I1輸出為低，MP3導(dǎo)通。在INP稍小于VOUT時(shí)，比較器翻轉(zhuǎn)，反向器I1輸出為高，MP3關(guān)斷。故:

V-trigIDMN2R1(5)

該比較器的遲滯VH約等于:

VH=V+trig-V-trig=IDMN2R0(6)

又因?yàn)镮DMN2與負(fù)載電流成比例，所以比較器翻轉(zhuǎn)時(shí)VIN與VOUT的壓差也與負(fù)載電流成正比，即:

VIN-VOUT=K×IO(7)

比較式(1)可知，通過(guò)選擇R0和R1的阻值，設(shè)定合理的K值，就可令此比較器翻轉(zhuǎn)時(shí)的(VIN-VOUT)

跟隨漏失電壓，從而比較準(zhǔn)確地監(jiān)測(cè)穩(wěn)壓器的工作區(qū)域。

COMP_ADJ_REF比較器用于監(jiān)測(cè)限流、過(guò)溫保護(hù)的狀態(tài)。當(dāng)電路處于其中的任何一種狀態(tài)時(shí)，F(xiàn)AULT端輸出為低電平。比較器的INP端接輸出采樣電壓ADJ，INN端接穩(wěn)壓器的基準(zhǔn)電壓REF，在限流、過(guò)溫保護(hù)狀態(tài)時(shí)，輸出電壓VOUT會(huì)減小，而基準(zhǔn)電壓不變，使COMP_OUT端輸出為低，同時(shí)拉低FAULT電平。這個(gè)比較器的閾值電壓，即比較器的輸入失調(diào)電壓也存在遲滯，遲滯電路在比較器內(nèi)部。

圖5 COMP_IN_OUT比較器內(nèi)部電路

3 仿真驗(yàn)證

該電路采用0.5 μm標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，采用HSpice仿真[10]。當(dāng)負(fù)載電流為200 mA時(shí)，VIN由低到高以及由高到低變化時(shí)，比較器的正負(fù)端壓差分別為0.129 9 V和0.120 0 V，遲滯為0.009 9 V。仿真曲線如圖6所示。

圖6 反饋電壓變化時(shí)故障監(jiān)測(cè)電路的仿真曲線

4 結(jié) 語(yǔ)

改進(jìn)后的故障監(jiān)測(cè)電路除了可監(jiān)測(cè)穩(wěn)壓器的過(guò)溫過(guò)流保護(hù)狀態(tài)以外，還可有效地監(jiān)測(cè)穩(wěn)壓器的漏壓狀態(tài)。當(dāng)負(fù)載電流為200 mA時(shí)，如果穩(wěn)壓器的輸入/輸出壓差小于0.12 V，故障監(jiān)測(cè)電路輸出低電平;如果輸入/輸出壓差大于0.13 V，故障監(jiān)測(cè)電路輸出高電平，遲滯為0.01 V。仿真結(jié)果表明，此故障監(jiān)測(cè)電路使穩(wěn)壓器的各種非正常工作狀態(tài)均得到有效的監(jiān)測(cè)，保證了芯片外部電路工作的安全性。

參考文獻(xiàn)

[1]解建章，來(lái)新泉.利用動(dòng)態(tài)米勒補(bǔ)償電路解決LDO的穩(wěn)定性問(wèn)題[J].固體電子學(xué)研究與進(jìn)展，2005(3):385_390.

[2]Falin J.ESR，Stability，and the LDO Regulator，Texas Instruments，Dallas，TX，Texas Instruments Data Sheet [EB/OL].http://focus.ti.com/lit/an/slva115/slva115.pdf，2002.

[3]Leebangs.Understanding the Terms and Definitions of LDO Voltage Regulators\\.Texas Instrument Application Report，1999:10_13.

[4]Leung K N，Mok P K T.A Capacitor_Free CMOS Low_Dropout Regulator with Dampling_Factor_Control Frequency Compensation\\.Solid_State，2003，38(10):1 691_1 702.

[5]Lee B S.Technical Review of Low Dropout Voltage Regulator Operation and Performance，Application Report Slva072，Texas Instruments[EB/OL].http://focus.ti.com/lit/an/slva072/slva072.pdf，1999_10_05.

[6]Chava C K，Silva_Martinez J.A Frequency Compensation Scheme for LDO Voltage Regulators[J].IEEE Trans.on Circuits and Systems，2004，51(6):1 040_1 050.

[7]Alanhastings.The Art of Analog Layout\\.Prentice Hall.2001.

[8]Mora G A Rincon，Allen P E.A Low_Voltage，Low Quie_scent Current，Low Dropout Regulator\\.IEEE Solid_State Circuits，1998，33(1):36_44.

[9]Biagi H J.Low Dropout Regulator having Current Feedback Amplifier and Composite Feedback Loop.US Patent US 6.703.815 B2，2004.

[10]潘松.EDA技術(shù)實(shí)用教程[M].北京:科學(xué)出版社，2002.

作者簡(jiǎn)介 王軍琴 女，1978年出生，陜西合陽(yáng)人，碩士研究生，講師。主要從事計(jì)算機(jī)以及智能控制方面的研究工作。