摘 要:分析數(shù)字調(diào)幅系統(tǒng)優(yōu)越的技術(shù)特性，制定以現(xiàn)場(chǎng)可編程門陣列為核心的數(shù)字調(diào)幅系統(tǒng)設(shè)計(jì)方案，實(shí)現(xiàn)過(guò)程中應(yīng)用VHDL硬件描述語(yǔ)言對(duì)不同的功能模塊進(jìn)行定義和編程，仿真驗(yàn)證了系統(tǒng)模塊的功能。仿真正確后，選取滿足要求的可編程器件進(jìn)行綜合工作。根據(jù)測(cè)試結(jié)果分析，數(shù)據(jù)滿足設(shè)計(jì)要求，實(shí)現(xiàn)了系統(tǒng)的功能。

關(guān)鍵詞:數(shù)字調(diào)幅系統(tǒng);可編程門陳列;綜合工作;VHDL

中圖分類號(hào):TN7611文獻(xiàn)標(biāo)識(shí)碼:B

文章編號(hào):1004-373X(2010)02-169-02

Design of Digital Amplitude Modulation System Based on FPGA

GUO Jian

(Urumqi Vocational University，Urumqi，830001，China)

Abstract:The realization method based on Programmable Gate Array (FPGA) is introduced，and its superior technical characteristics are analyzed.According to its characteristic，the high accuracy Digital Amplitude Modulation System using FPGA and Very High Speed Integrated Circuit Hardware Description Language (VHDL) to finish all programs of the digital system.The simulation results indicate and obtain graphs，comparing with the traditional methods and systems，this type of the digital system realized by FPGA have many merits such as high precision，low_power and soon on，which can satisfy the develop tendency of test facility such as digitization and software.

Keywords:digital amplitude modulation system;FPGA;synthesis work;VHDL

0 引 言

數(shù)字化、小型化、易于重新配置與軟件化實(shí)現(xiàn)是數(shù)字系統(tǒng)的發(fā)展趨勢(shì)。數(shù)字調(diào)幅信號(hào)常用于分析研究被測(cè)設(shè)備的綜合性能，廣泛應(yīng)用于科學(xué)研究等各個(gè)領(lǐng)域。

現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是20世紀(jì)90年代發(fā)展起來(lái)的大規(guī)模可編程邏輯器件[1]。隨著電子設(shè)計(jì)自動(dòng)化技術(shù)(Electronic Design Automation，EDA)和微電子技術(shù)的進(jìn)步，F(xiàn)PGA具有高集成度、高可靠性等特點(diǎn)，結(jié)合其并行的工作方式，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用[2，3]。

在此介紹一種采用FPGA技術(shù)的數(shù)字調(diào)幅系統(tǒng)的設(shè)計(jì)方案，使用硬件描述語(yǔ)言進(jìn)行系統(tǒng)的功能定義，仿真與綜合正確后選用性能可靠的FPGA器件實(shí)現(xiàn)系統(tǒng)功能，具有可靠性高、操作簡(jiǎn)便等優(yōu)點(diǎn)。

1 數(shù)字調(diào)幅系統(tǒng)設(shè)計(jì)方案

數(shù)字調(diào)制是用數(shù)字基帶信號(hào)對(duì)高頻載波的一個(gè)參量——幅度、頻率或相位進(jìn)行控制，使高頻載波的幅度、頻率或相位隨數(shù)字基帶信號(hào)的變化而變化的方法。數(shù)字調(diào)幅信號(hào)是利用代表數(shù)字信息(0或1)的基帶矩形脈沖控制一個(gè)連續(xù)載波振幅形成的 [2，3]。

Xilinx公司提供的Spartan類FPGA主要面向低成本的中低端應(yīng)用，是性能優(yōu)良、成本較低的一類FPGA[1-3]，該設(shè)計(jì)選用Spartan-2E型FPGA器件實(shí)現(xiàn)數(shù)字調(diào)幅系統(tǒng)的設(shè)計(jì)[4]。系統(tǒng)能夠根據(jù)工作需要提供數(shù)字調(diào)幅功能，設(shè)計(jì)中使用硬件描述語(yǔ)言(VHDL)對(duì)相關(guān)功能模塊進(jìn)行定義，在實(shí)現(xiàn)功能仿真驗(yàn)證正確后使用選定的FPGA器件進(jìn)行綜合[5，6]。

設(shè)計(jì)方案中采用FPGA“自頂向下”的設(shè)計(jì)方法對(duì)系統(tǒng)進(jìn)行定義，結(jié)合先進(jìn)的仿真技術(shù)以確保設(shè)計(jì)的正確性，利用綜合技術(shù)把功能描述轉(zhuǎn)換成具體芯片的網(wǎng)表文件輸出到布局布線器進(jìn)行布局布線，布局布線結(jié)果可返回到同一仿真器進(jìn)行包括功能和時(shí)序的后驗(yàn)證，以保證布局布線的門延時(shí)和線延時(shí)不會(huì)影響系統(tǒng)的綜合性能。

系統(tǒng)結(jié)構(gòu)框圖如圖1所示。不同模塊的功能如下:

(1) 輸入信號(hào)模塊:按系統(tǒng)工作要求輸入準(zhǔn)備調(diào)幅的數(shù)字信號(hào);

(2) 數(shù)字調(diào)幅系統(tǒng)電路模塊:按設(shè)計(jì)要求實(shí)現(xiàn)數(shù)字調(diào)幅功能;

(3) 數(shù)/模轉(zhuǎn)換電路模塊:把已實(shí)現(xiàn)系統(tǒng)功能要求的數(shù)字信號(hào)轉(zhuǎn)換成為模擬量，便于觀察與應(yīng)用;

(4) 控制信號(hào)模塊:產(chǎn)生時(shí)鐘控制信號(hào)，上升沿工作;產(chǎn)生復(fù)位和工作起動(dòng)信號(hào)，用于控制系統(tǒng)的工作過(guò)程;

(5) 輸出信號(hào)模塊:按工作要求把信號(hào)輸出到輸出設(shè)備中。

數(shù)字調(diào)幅系統(tǒng)電路模塊如圖2所示。

圖1 數(shù)字調(diào)幅系統(tǒng)結(jié)構(gòu)圖

圖2 數(shù)字調(diào)幅系統(tǒng)模塊圖

圖2中:clk為時(shí)鐘信號(hào);Qishi為控制信號(hào);xh1為基帶信號(hào);xh2為數(shù)字調(diào)幅輸出信號(hào)。

2 仿真與綜合分析

2.1 系統(tǒng)功能仿真與綜合

設(shè)計(jì)方案的功能模塊電路仿真以clk為時(shí)鐘信號(hào)，上升沿工作使用Modelsim軟件仿真，輸出信號(hào)采用16進(jìn)制表示。使用Synplify pro軟件綜合，綜合時(shí)選用Xilinx公司提供的Spartan2e-1.8Volt中XC2S50E的FPGA作為目標(biāo)器件。

綜合形成RTL(寄存器傳輸級(jí))視圖與技術(shù)視圖。RTL視圖是將設(shè)計(jì)轉(zhuǎn)換為基本部件連接而成的電路圖，技術(shù)視圖是與選定的FPGA器件相關(guān)的視圖。

2.2 仿真結(jié)果分析

根據(jù)圖3~圖5的圖形分析可知，在系統(tǒng)時(shí)鐘信號(hào)clk是上升沿時(shí)且調(diào)制工作控制信號(hào)Qishi端置于高電平時(shí)開始仿真。信號(hào)xh1端輸入準(zhǔn)備調(diào)制的數(shù)字信號(hào)，信號(hào)端zb是數(shù)字載波信號(hào)，信號(hào)端xh2輸出調(diào)制后的數(shù)字信號(hào)。

信號(hào)端xh1與zb端是接入的所需的數(shù)字信號(hào)，在clk上升沿，qishi=“1”時(shí)開始仿真。在xh1端接入的欲調(diào)制信號(hào)是高電平時(shí)，輸出端xh2按載波頻率輸出;在xh1端是低電平時(shí)，輸出端xh2輸出信號(hào)為“0” 。

由上述分析可知，數(shù)字調(diào)幅調(diào)制電路仿真與綜合結(jié)果是正確的，滿足了系統(tǒng)設(shè)計(jì)要求，實(shí)現(xiàn)了系統(tǒng)的功能。

圖3 Modelsim軟件對(duì)系統(tǒng)仿真后的圖形

圖4 數(shù)字調(diào)幅系統(tǒng)綜合的RTL視圖

圖5 數(shù)字調(diào)幅系統(tǒng)綜合的技術(shù)視圖

3 結(jié) 語(yǔ)

從方案總體分析，該系統(tǒng)功能模塊的生成與處理方法較全面，使用硬件描述語(yǔ)言(VHDL)對(duì)不同功能模塊進(jìn)行了功能設(shè)計(jì)描述，使用仿真軟件對(duì)所設(shè)計(jì)的不同功能模塊進(jìn)行了仿真驗(yàn)證，對(duì)仿真圖形進(jìn)行了認(rèn)真的分析研究，結(jié)果正確，實(shí)現(xiàn)了設(shè)計(jì)方案對(duì)系統(tǒng)的功能要求。

參考文獻(xiàn)

[1]Tianbo.Simulation and Experiment on a Buried_Oxide Trench_Gate Bipolar_Mode JFET[J].Journal of Semiconductors2008，10:46-48.

[2]Yangyi.A PVT Tolerant Sub mA PLL for High Speed Links\\.Journal of Semiconductors，2008，10:36-39.

[3]ZhangLeiming.Design of Multi_Standard Select I/O Interface Circuit for FPGA[J].Microelectronics，2008(4):42-45.

[4]Charlie Jenkins.FPGA Designs for Portable Test Gear[J].Test Measurement World，2007，27:23-25.

[5]史彥斌.軟件無(wú)線電技術(shù)基帶信號(hào)處理的研究[D].西安:西北工業(yè)大學(xué)，2006.

[6]張冬梅，楊建宇，熊金濤.基于FPGA實(shí)現(xiàn)DDS技術(shù)的雷達(dá)波形產(chǎn)生器的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2005，28(4):103-105.

[7]周燕，陳烺中，李為民.基于BP神經(jīng)網(wǎng)絡(luò)的彈炮結(jié)合系統(tǒng)作戰(zhàn)效能評(píng)估[J].系統(tǒng)工程與電子技術(shù)，2005(1):84-86.

[8]徐欣.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].北京:機(jī)械工業(yè)出版社，2004.

[9]宋祖順.現(xiàn)代通信原理[M].北京:電子工業(yè)出版社，2001.

[10]胡廣書.數(shù)字信號(hào)處理[M].2版.北京:清華大學(xué)出版社，2005.