摘 要:為了簡化中頻解調(diào)電路的外圍接口電路，縮小芯片面積，提高芯片的通用性和可靠性，在I²C總線數(shù)據(jù)傳輸協(xié)議的基礎(chǔ)上，設(shè)計一個兼容 I²C協(xié)議的中頻解調(diào)接口電路。為了防止芯片地址沖突，增加了4位地址選擇位，并重點對接口電路的狀態(tài)機與控制邏輯進行優(yōu)化設(shè)置。仿真結(jié)果表明，該電路功能正確，可靠性高，可廣泛用于TV，VTR，PC，STB等方面。

關(guān)鍵詞:中頻解調(diào); I²C總線; 接口電路; 狀態(tài)機; 控制邏輯

中圖分類號:TP336 文獻標識碼:A

文章編號:1004-373X(2010)12-0001-04

I²C Bus Interface Circuit Applied in IF-PLL Demodulation

HAN Hong-juan， LI Fu-hua， WANG Han-xiang， XIE Wei-guo

(School of Electronics and Information， Soochow University， Suzhou 215021， China)

Abstract:An interface circuit compatible with I²C communication protocol applied in IF-PLL demodulation was designed based on the I²C bus communication protocol， in order to simplify peripheral interface circuit of IF-PLL demodulation circuit， reduce its area， improve its universality and stability. There are four possible slave addresses available for avoiding conflicts in real application with other devices. The state-machine and control logic were devised and optimized chiefly. The results of simulation prove that the circuit has correct functions and high reliability. The interface circuit can be widely applied in TV， VTR， PC and STB applications.

Keywords:IF-PLL demodulation; I²C bus; interface circuit;state-machine; control logic

收稿日期:2010-02-11

基金項目: 2007姑蘇創(chuàng)新創(chuàng)業(yè)領(lǐng)軍人才項目(ZXG0719)

I²C總線(inter integrated circuit bus) 由飛利浦公司于 20世紀 80年代研究開發(fā)。I²C總線接口電路其簡單性和有效性而被廣泛用于連接微處理器及外圍設(shè)備。在電視中頻解調(diào)電路中，二線制的I²C總線接口電路使得主控制器只需要2個引腳便可實現(xiàn)對解調(diào)電路所有功能的控制，且總線接口集成在器件中，各電路單元之間只需要最簡單的連接，大大簡化了電路板上的走線，減少了電路板面積，提高了其可靠性，降低了成本。

在該中頻解調(diào)的接口電路中，基于I²C總線傳輸協(xié)議[1]，通過對狀態(tài)機與控制邏輯的優(yōu)化設(shè)置，只需要1個3位的狀態(tài)機便可實現(xiàn)電路的使能、啟動、終止、應(yīng)答、復(fù)位、選址等功能，電路得到了最優(yōu)化，且通過地址選擇位的增加，防止了芯片地址沖突，極大地改善了電路的可靠性及穩(wěn)定性。

1 I²C總線的特點及數(shù)據(jù)傳輸

1.1 總線特點

I²C總線是由數(shù)據(jù)線SDA和時鐘線SCL構(gòu)成的雙向串行總線，I²C總線上的所有節(jié)點，如主控器、外圍器件、接口模塊都連接到SDA，SCL上，在總線備用時，SDA 和SCL都保持高電平，I²C不工作時SCL嵌位在低電平。為了使總線上所有電路的輸出都能實現(xiàn)“線與”功能，I²C總線接口電路的輸出端必須是漏極開路結(jié)構(gòu)，輸出端要接上拉電阻[2-3]。

1.2 總線的數(shù)據(jù)傳輸格式

I²C總線數(shù)據(jù)傳送格式按圖1 進行。首先由主控設(shè)備發(fā)出起始信號(S)，即SDA 在SCL 高電平期間由高電平跳變?yōu)榈碗娖?，然后主控器發(fā)送1個字節(jié)的數(shù)據(jù)，首先傳送的是最高位(MSB)。在傳輸了每個字節(jié)之后，必須要有接收設(shè)備發(fā)出1位應(yīng)答信號。

圖1 I²C數(shù)據(jù)傳送格式

起始信號后的第1個字節(jié)是尋址字節(jié)，尋址字節(jié)的高7位是接收設(shè)備的地址，第8位是方向位，“0”發(fā)送數(shù)據(jù)(寫狀態(tài))，“1”接收數(shù)據(jù)(讀狀態(tài))。尋址字節(jié)后面可以有很多數(shù)據(jù)字節(jié)，每個字節(jié)后都要有一位發(fā)自接收設(shè)備的應(yīng)答信號。在結(jié)束與該接收設(shè)備通信時，主控設(shè)備必須發(fā)出終止信號(P) ，即在時鐘線SCL為高電平期間，SDA由低電平跳變?yōu)楦唠娖健?/p>

2 中頻解調(diào)電路I²C總線接口的實現(xiàn)

電視中頻解調(diào)電路中的I²C總線接口主要由輸入濾波器、地址寄存器、移位寄存器、控制寄存器、狀態(tài)機與控制邏輯、讀狀態(tài)寄存器、輸出模式寄存器等構(gòu)成，如圖2所示。其中，輸入濾波器具有I²C總線邏輯兼容電平，輸入時鐘與內(nèi)部時鐘同步，可濾除部分干擾信號[4]?？刂七壿嬜鳛榭刂坪诵目刂浦恳徊糠值臓顟B(tài)。地址寄存器存放著自己的7位地址，用來與接收到的地址比較。移位寄存器、輸出模式寄存器與讀狀態(tài)寄存器端口并行相接，各存儲著8位數(shù)據(jù)字節(jié)。

圖2 I²C串行總線結(jié)構(gòu)圖

(1) 起始信號與結(jié)束信號檢測。

起始信號與結(jié)束信號的檢測由2個下降沿D觸發(fā)器和1個反相器構(gòu)成，如圖3所示。D1在SDA從高電平跳變到低電平時觸發(fā)，此時只有當(dāng)SCL保持高電平時，Start才為1，即檢測到起始信號。同理，D2在SDA從低電平跳變到高電平時觸發(fā)，此時只有當(dāng)SCL保持高電平時，Stop才為 1，即檢測到結(jié)束信號。

(2) 地址檢測。

根據(jù)設(shè)計要求，I²C總線每次通信輸入 8位地址數(shù)據(jù)和控制數(shù)據(jù)，電路進行地址比較以后，如果地址正確，則接收控制數(shù)據(jù)。為了防止地址沖突，增加了地址選擇位，具體實現(xiàn)如圖4所示。D7~D1為發(fā)送的數(shù)據(jù)地址，由于S1，S2是可設(shè)置端口，有4種組合，即總線接口有4個地址，分別為1000010，1000011，1001010，1001011，只有當(dāng)D7~D1為100S101S2時，選址成功，即可以有效解決地址沖突。

(3) 數(shù)據(jù)串并與并串的轉(zhuǎn)換。

電路中，串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)、并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)主要由移位寄存器完成。它以并行方式與輸出模式寄存器和讀狀態(tài)寄存器相連;以串行方式與數(shù)據(jù)線SDA相連。發(fā)送的數(shù)據(jù)由讀狀態(tài)寄存器裝載到數(shù)據(jù)寄存器中。發(fā)送后數(shù)據(jù)又從串行通道返回數(shù)據(jù)寄存器中，接收數(shù)據(jù)時，數(shù)據(jù)寄存器裝入SDA線上的數(shù)據(jù)[5]。

(4) 內(nèi)部總線狀態(tài)的檢測。

讀狀態(tài)寄存器連接著內(nèi)部總線的8位狀態(tài)位S0~S7，在讀狀態(tài)時，該寄存器將內(nèi)部總線的狀態(tài)讀進去，再以并行方式傳給移位寄存器，移位寄存器以串行的方式傳給數(shù)據(jù)線，即內(nèi)部總線狀態(tài)被主控器讀取，如圖5所示。

圖5 寄存器組圖

(5) 并行端口的擴展。

根據(jù)芯片功能的需要，設(shè)置了4組輸出模式寄存器，分別為調(diào)整模式寄存器、備用寄存器、開關(guān)模式寄存器、數(shù)據(jù)模式寄存器。寄存器個數(shù)可根據(jù)芯片功能的需要進行并行擴展[4，6]，由于每一組寄存器都對應(yīng)著相應(yīng)的子地址，所以每一組寄存器對應(yīng)相應(yīng)的時鐘CP1，CP2，CP3，CP4和控制端C1，C2，C3，C4。這些時鐘和控制端由1個帶控制端的2/4譯碼器輸出，所以每次只有1組寄存器工作，如圖5所示。

(6)狀態(tài)機與控制邏輯的設(shè)置與優(yōu)化。

狀態(tài)機與控制邏輯作為I²C接口的控制中心，主要用于控制I²C接口電路的使能、啟動、終止。 圖5給出寄存器組圖的應(yīng)答、復(fù)位、選址及中斷請求等。通過對狀態(tài)機與控制邏輯的優(yōu)化設(shè)置，僅使用3位狀態(tài)作為狀態(tài)機的狀態(tài)端，在滿足更多功能的基礎(chǔ)上，電路更易于實現(xiàn)[7-9]。如圖6所示，3個觸發(fā)器的輸出QI8，QI5，QI6為狀態(tài)機的狀態(tài)，Qd0~Qd8為移位寄存器的輸出，HL91為移位寄存器的可控復(fù)位端，G111為地址檢測位，HL22為應(yīng)答位，C5，C6為移位寄存器與讀狀態(tài)寄存器的控制端。

圖6 狀態(tài)機與控制邏輯

上電后，狀態(tài)機的初始值被置位為全0。HL91作為移位寄存器輸入端的置位端將移位寄存器的輸入端置0。當(dāng)初始信號到來時，start信號變?yōu)?，此時狀態(tài)機的狀態(tài)變?yōu)?00，開始傳送尋址字節(jié);當(dāng)8位地址傳送完畢后，假設(shè)為寫狀態(tài)，此時Qd8變?yōu)楦唠娖?，?yīng)答位HL22由高電平變?yōu)榈忘c平，狀態(tài)機的狀態(tài)變?yōu)?10。HL91變高將移位寄存器的輸入置0，響應(yīng)結(jié)束后，應(yīng)答位由低電平變?yōu)楦唠娖?，狀態(tài)機的狀態(tài)變?yōu)?10，此時開始傳輸數(shù)據(jù)。

I²C總線開始工作后，主控器便發(fā)送尋址字節(jié)給移位寄存器，在移位寄存器將7位串行地址并行移出，且與地址寄存器的從地址進行比較，當(dāng)?shù)刂废嗤瑫r，G111變?yōu)?，尋址成功，此時應(yīng)答信號HL22變?yōu)?，并告知主控制器。

在尋址成功后，如果為讀狀態(tài)，則在傳完該字節(jié)之后，產(chǎn)生應(yīng)答信號，狀態(tài)機變?yōu)?00，移位寄存器控制端C5變?yōu)榈碗娖剑x狀態(tài)寄存器的控制端C6變?yōu)楦唠娖?，讀狀態(tài)寄存器讀入內(nèi)部總線狀態(tài)。其中，QI20是與讀/寫有關(guān)的控制端，響應(yīng)結(jié)束后，狀態(tài)機狀態(tài)變?yōu)?10，此時，C5變?yōu)楦唠娖剑珻6變?yōu)榈碗娖?，讀狀態(tài)寄存器將存儲的8位狀態(tài)位并行傳給移位寄存器;移位寄存器將狀態(tài)串行移出，發(fā)送給主控制器;主控制器接收到8位狀態(tài)位后，發(fā)送非應(yīng)答信號給接收器，使它釋放數(shù)據(jù)線;響應(yīng)結(jié)束后，主控制器產(chǎn)生結(jié)束信號，結(jié)束數(shù)據(jù)傳送。

如果為寫狀態(tài)，在接收器產(chǎn)生應(yīng)答信號后，主控器將發(fā)送子地址給移位寄存器。根據(jù)輸出模式寄存器功能的不同，分別對應(yīng)3組不同的子地址。

在狀態(tài)機與控制邏輯的作用下，子地址具有自動加1功能，所以在讀寫多字節(jié)時，可以實現(xiàn)自動操作，加上后面的2/4譯碼器，每次只選通1路輸出模式寄存器，如圖7所示。

圖7 地址自動加一原理圖

在所有數(shù)據(jù)發(fā)送完畢后，接收器發(fā)送應(yīng)答信號給主控制器，響應(yīng)結(jié)束后，主控制器發(fā)送停止信號(P)，結(jié)束數(shù)據(jù)傳送。

3 仿真結(jié)果

通過VHDL的程序編寫[10]，對I²C模塊進行了分析綜合，得到如圖8、圖9的仿真結(jié)果。

圖8 寫狀態(tài)仿真結(jié)果

圖9 讀狀態(tài)仿真結(jié)果

在寫狀態(tài)時，尋址位后的讀/寫位為0，C6一直為低電平，即讀狀態(tài)寄存器不工作，在開始后的第8個時鐘，移位寄存器將SDA的數(shù)據(jù)并行移出，第9個時鐘時，應(yīng)答位HL22變?yōu)榈碗娖?。在讀狀態(tài)時，當(dāng)傳完7位尋址位和“1”方向位時，C5變?yōu)榈碗娖?，C6變?yōu)楦唠娖?，讀狀態(tài)寄存器工作，可將內(nèi)部總線狀態(tài)讀進來。

在讀/寫2種狀態(tài)下，I²C控制模塊都能很好地實現(xiàn)I²C總線的開始、停止、讀、寫、響應(yīng)等功能，仿真結(jié)果正確，完全符合I²C總線標準和電路預(yù)期的要求。

4 結(jié) 語

目前，I²C總線已作為一種標準廣為人們接受，除了帶有I²C總線的單片機和一些常用的外圍設(shè)備器件，在電信、電視、音像等產(chǎn)品中都有成套的I²C總線器件。隨著大量串行數(shù)據(jù)的傳輸，I²C總線的傳輸速率已提 升為高速模式，可達到3.4 Mb/s，尋址范圍也由原來的7位擴展為10位，這樣被控器的地址數(shù)量約增加了10倍。

參 考 文 獻

[1]Philips. The I²C-bus specification[M/OL][ 2007-04-18] . http:www.chinadz.com.

[2]Philips Semiconductors. The I²C-bus and how to use it[M].[ S.l.] : Philips Semiconductors. 1995.

[3]何立民.I²C總線應(yīng)用系統(tǒng)設(shè)計[M].北京:北京航空航天大學(xué)出版社，1995.

[4]尤一鳴，傅景義，王俊省.單片機總線擴展技術(shù)[M].北京:北京航空航天大學(xué)出版社，1993.

[5]閻石.數(shù)字電子基礎(chǔ)[M].北京:高等教育出版社，2001.

[6]馬維華.基于虛擬I²C總線的多并行口擴展技術(shù)[J].微電子學(xué)與計算機，2008，19(9):31-33.

[7]WEI Chao- Huang，LIN Yun- Chung.Implementation of local area digital audio broadcasting system upon I²C network[C].The47th Midwest Symposium on IEEE Circuits and Systems.[ S.l.] : IEEE， 2004.

[8]譚昭禹，顏永紅，馬勛.音頻子系統(tǒng)中的I²C接口電路設(shè)計[J].微計算機信息，2008，24(26):252-254.

[9]ALASSIR M， DENOULET J， ROMAIN O. A system C AMS model of an I²C-bus controller[M].[ S.l.] : IEEE， 2006.

[10]MICHAELD CILETTI.Verilog HDL 高級數(shù)字設(shè)計[M].張雅綺，李鏘，譯.北京:電子工業(yè)出版社，2005.