摘 要:以Atmel公司的面陣CCD-TH7888A圖像傳感器為例，在研究了CCD結(jié)構(gòu)和驅(qū)動(dòng)時(shí)序圖的基礎(chǔ)上提出基于FPGA的驅(qū)動(dòng)脈沖設(shè)計(jì)方法和硬件電路實(shí)現(xiàn)。使用VHDL語(yǔ)言對(duì)驅(qū)動(dòng)時(shí)序發(fā)生器進(jìn)行了硬件描述，并采用Quartus 5.0對(duì)設(shè)計(jì)的驅(qū)動(dòng)時(shí)序發(fā)生器進(jìn)行仿真。試驗(yàn)結(jié)果表明，涉及的驅(qū)動(dòng)電路可以滿足面陣CCD-TH7888A的各項(xiàng)驅(qū)動(dòng)要求。

關(guān)鍵詞:CCD; 信號(hào)處理; VHDL; 圖像傳感器

中圖分類號(hào):TP3681 文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)12-0157-03

Design of CCD Driving Circuit Based on FPGA Technology

WU Qi-jing1，2， LI Zi-tian1， HU Bing-liang1， PI Hai-feng1

(1. Xi’an Institute of Optics and Precision Mechanics， Chinese Academy of Sciences， Xi’an 710119， China;

2. Graduate Student College， Chinese Academy of Sciences， Beijing 100039， China)

Abstract:The design and implementation of CCD image sensor digital system is introduced. Taking CCD image sensor TH7888A produced by ATMEL as an example， the FPGA-based hardware driving design is proposed by studying the structure and driver schedule of CCD device. The hardware module and its circuit diagram of the driver are studied， the hardware description is given for the driving schedule generator by VHDL， and then the pulse signal needed by CCD is generated， the designed generator is simulated with Quartus 9.0. The experimental results show that the designed generator can meet the demand of the CCD-TH7888A.

Keywords: CCD; signal processing; VHDL; image sensor

電荷耦合器件(CCD)作為新興的固體成像器件即圖像傳感器，具有體積小，重量輕，分辨力高，噪聲低，自掃描，工作速度快，靈敏度高，可靠性好等優(yōu)點(diǎn)，受到人們的高度重視，廣泛應(yīng)用于圖像傳感、景物識(shí)別、非接觸無損檢測(cè)、文件掃描等領(lǐng)域[1] 。CCD驅(qū)動(dòng)電路的實(shí)現(xiàn)是CCD應(yīng)用技術(shù)的關(guān)鍵問題。以往大多是采用普通數(shù)字芯片實(shí)現(xiàn)驅(qū)動(dòng)電路，CCD外圍電路復(fù)雜，為了克服以上方法的缺點(diǎn)，利用VHDL硬件描述語(yǔ)言.運(yùn)用FPGA技術(shù)完成驅(qū)動(dòng)時(shí)序電路的實(shí)現(xiàn)。該方法開發(fā)周期短，并且驅(qū)動(dòng)信號(hào)穩(wěn)定、可靠。系統(tǒng)功能模塊完成后可以先通過計(jì)算機(jī)進(jìn)行仿真，再實(shí)際投入使用，降低了使用風(fēng)險(xiǎn)性。

1 硬件設(shè)計(jì)

CCD的硬件驅(qū)動(dòng)電路系統(tǒng)的核心器件是SPARTAN系列芯片XC3S50;CCD采用Atmel公司的CCD-TH7888A圖像傳感器;CCD驅(qū)動(dòng)脈沖由XC3S50提供，脈沖信號(hào)產(chǎn)生后由驅(qū)動(dòng)模塊對(duì)脈沖電壓進(jìn)行變換使其符合TH7888A的驅(qū)動(dòng)電壓要求。CCD像素輸出電壓經(jīng)過A/D轉(zhuǎn)換模塊處理電路VSP2272芯片的處理得到數(shù)字信號(hào)，最后為了方便傳輸和方便后續(xù)模塊對(duì)數(shù)字信號(hào)的處理將數(shù)字信號(hào)由TTL電平轉(zhuǎn)換成LVDS電平進(jìn)行輸出[2] ，整個(gè)系統(tǒng)如圖1所示。

圖1 系統(tǒng)硬件結(jié)構(gòu)圖

1.1 TH7888A簡(jiǎn)介

CCD圖像傳感器采用THOMSON公司生產(chǎn)的TH7888A。它是一種高性能的幀轉(zhuǎn)移面陣CCD器件，采用四相脈沖驅(qū)動(dòng)工作，并提供電子快門的功能;同時(shí)，它具有2種輸出的模式:單路輸出和雙路輸出[3] 。其主要的性能參數(shù)如下:

光敏區(qū)和存儲(chǔ)區(qū)均為1 024×1 024像素;速度可以達(dá)到30 images/s以上;像元尺寸為14 mm×14 mm;感光區(qū)面積為14.34 mm×14.34 mm;光譜波長(zhǎng)范圍在400~700 nm之間;像元輸出頻率為20 MHz。

1.2 XC3SC50簡(jiǎn)介

XC3S50屬于XILINX公司SPARTAN3系列的FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)，是一種高性能器件，其特點(diǎn)是:器件運(yùn)用90 μm加工技術(shù);具有高性能低功耗的特點(diǎn);邏輯密度達(dá)1 728個(gè)可用門;3路電源供電即I/O端口供電為1.2~3.3 V，核心供電1.2 V，輔助功能供電2.5 V;帶有2 KB容量分布式RAM和7 KB容量的BLOCK RAM，高級(jí)的邏輯時(shí)鐘管理功能[4] 。Ahera公司Quartus Ⅱ開發(fā)系統(tǒng)提供應(yīng)用設(shè)計(jì)支持。

2 軟件設(shè)計(jì)

CCD驅(qū)動(dòng)時(shí)序用VHDL描述。VHDL是可以描述硬件電路功能、信號(hào)連接關(guān)系的語(yǔ)言，其具有比電路原理圖更有效地表示硬件電路的特點(diǎn)。由于它與硬件電路無關(guān)等優(yōu)點(diǎn)，用來設(shè)計(jì)電路時(shí)可大大提高開發(fā)效率[5] 。

由芯片的結(jié)構(gòu)可以知道，CCD的1個(gè)周期分成感光和轉(zhuǎn)移2個(gè)階段，如圖2所示。

圖2 感光階段時(shí)序圖

感光階段即A的上升沿階段，主要實(shí)現(xiàn)3個(gè)功能:感光陣列的電荷積累，幀存儲(chǔ)區(qū)到轉(zhuǎn)移寄存器的電荷轉(zhuǎn)移以及轉(zhuǎn)移寄存器向輸出放大器的電荷輸出(即行轉(zhuǎn)移);轉(zhuǎn)移階段即A的下降沿階段，主要完成感光陣列所積累的電荷向幀存儲(chǔ)區(qū)的轉(zhuǎn)移(即幀轉(zhuǎn)移)，同時(shí)清空幀存儲(chǔ)區(qū)的無效電荷[6] 。其具體的工作過程分析如下:

在感光階段即A的上升沿階段，P1，P2，P3，P4保持不變，感光陣列和幀存儲(chǔ)區(qū)之間為阻斷態(tài)，兩者之間不會(huì)發(fā)生電荷轉(zhuǎn)移現(xiàn)象。但感光陣列接受外界光源照射會(huì)積累電荷，在電荷積累的同時(shí)，在讀出寄存器時(shí)鐘L1，2的控制下，會(huì)首先讀出一行電荷。當(dāng)讀完第1行信號(hào)之后，會(huì)進(jìn)行1次行轉(zhuǎn)移。在寄存器時(shí)鐘的控制下，寄存器時(shí)鐘M1中的信號(hào)會(huì)轉(zhuǎn)移給寄存器M2，然后再次轉(zhuǎn)移到寄存器M3，M4。行轉(zhuǎn)移時(shí)，讀出寄存器時(shí)鐘L1，L2不變，無像元信號(hào)輸出。在行轉(zhuǎn)移結(jié)束之后，進(jìn)行第2行電荷的讀出;每讀出1行信號(hào)，進(jìn)行1次行轉(zhuǎn)移，如圖3所示，如此循環(huán)1 056次則感光階段完成。

轉(zhuǎn)移階段即為門控時(shí)鐘A的下降沿階段，如圖4所示。幀轉(zhuǎn)移控制信號(hào)P1，P2，P3，P4與行轉(zhuǎn)移控制信號(hào)M1，M2，M3，M4相同，且一直有效。讀出寄存器時(shí)鐘L1，L2無效，不輸出數(shù)據(jù)。在幀轉(zhuǎn)移結(jié)束之后，進(jìn)人感光階段，存儲(chǔ)區(qū)首先進(jìn)行1次行轉(zhuǎn)移，開始信號(hào)的輸出，同時(shí)感光區(qū)像元進(jìn)入電荷積累。這樣就構(gòu)成了TH7888A工作的1個(gè)周期。

圖3 感光階段的行轉(zhuǎn)移時(shí)序圖

圖4 幀轉(zhuǎn)移階段的時(shí)序圖

主時(shí)鐘脈沖周期定為50 ns，然后主時(shí)鐘通過4分頻產(chǎn)生L和R。L作為基礎(chǔ)波形會(huì)在以后產(chǎn)生和控制L1，L2和M類波形時(shí)使用，L的占空比為2∶2，R的占空比為3∶1。給L建一個(gè)循環(huán)記數(shù)器CL，它的范圍為0~1 065，在感光階段即A的上升沿階段當(dāng)CL小于1 057的時(shí)候L1=L其余階段L1為低電平，L1取反為L(zhǎng)2;當(dāng)1 057<CL<1 063時(shí)M1為高電平，其余階段為低電平;當(dāng)1 059

3 驅(qū)動(dòng)的實(shí)現(xiàn)及仿真結(jié)果

Max+Plus Ⅱ是Altera公司推出的一種開發(fā)設(shè)計(jì)平臺(tái)，他功能強(qiáng)大，可以生成文本文件和波形文件。并支持層次設(shè)計(jì)和從頂至底的設(shè)計(jì)方法，支持VHDL語(yǔ)言[8] ?？梢跃幾g并形成各種能夠下載到各種FPGA器件的文件，還可以進(jìn)行仿真以檢驗(yàn)設(shè)計(jì)的可行性。

硬件描述語(yǔ)言(VHDL)是用來描述集成電路的結(jié)構(gòu)和功能的標(biāo)準(zhǔn)語(yǔ)言，設(shè)計(jì)人員無需通過門級(jí)原理圖，而是針對(duì)設(shè)計(jì)目標(biāo)進(jìn)行功能描述，從而加快設(shè)計(jì)周期，VHDL元件的設(shè)計(jì)與工藝無關(guān)，方便工藝轉(zhuǎn)換[9] 。基于以上優(yōu)點(diǎn)和上述的時(shí)序分析，該系統(tǒng)采用VHDL語(yǔ)言實(shí)現(xiàn)CCD驅(qū)動(dòng)時(shí)序電路。由于系統(tǒng)的一次周期比較長(zhǎng)大概在200 ms，所以波形仿真時(shí)的END TIME比較大，圖5所示為感光階段的波形仿真，圖6所示為轉(zhuǎn)移階段的波形仿真圖。

圖5 感光階段的波形仿真圖

圖6 轉(zhuǎn)移階段的波形仿真圖

由圖可知設(shè)計(jì)所產(chǎn)生的波形與TH7888A的技術(shù) 手冊(cè)上的驅(qū)動(dòng)要求所需脈沖完全吻合，能夠達(dá)到TH7888A的驅(qū)動(dòng)要求。

4 結(jié) 語(yǔ)

用XILINX公司系列FPGA-SPARTAN芯片，在Quartus Ⅱ5.0開發(fā)環(huán)境下采用VHDL語(yǔ)言輸入方法開發(fā)設(shè)計(jì)出了高分辨率全幀CCD TH7888A的驅(qū)動(dòng)電路，能夠產(chǎn)生滿足TH7888A要求的驅(qū)動(dòng)脈沖。與以往常采用的驅(qū)動(dòng)方法相比其面積大大減小了，采用FPGA進(jìn)行設(shè)計(jì)，簡(jiǎn)化了CCD驅(qū)動(dòng)電路的電路系統(tǒng)。整個(gè)設(shè)計(jì)編程完畢后進(jìn)行仿真、時(shí)序驗(yàn)證正確后再下載到器件中，然后進(jìn)行電路的測(cè)試校驗(yàn)直到達(dá)到預(yù)期效果。這樣的設(shè)計(jì)修改起來較為方便，只要修改程序即可，不需要像傳統(tǒng)的設(shè)計(jì)方法要更換器件修改設(shè)計(jì)電路等，實(shí)驗(yàn)證明，把VHDL 應(yīng)用于CCD驅(qū)動(dòng)電路的設(shè)計(jì)，可以滿足系統(tǒng)的高速性和電路的集成度等要求[10] 。

參考文獻(xiàn)

[1]王慶有.CCD應(yīng)用技術(shù)[ M] .天津:天津大學(xué)出版社，2000.

[2]許秀貞，李自田.基于CPLD的可選輸出CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)[ J] .光子學(xué)報(bào)，2004，33(12):1505-1507.

[3]ETC.TH7888A技術(shù)應(yīng)用手冊(cè)[ EB/OL] .[ 2008-03-02] .http://www.datasheet5.com.

[4]Spartan-3 FPGA Family:Complete Data Sheet.

[5]高志國(guó).VHDL 在CCD驅(qū)動(dòng)電路中的應(yīng)用[ J] .光學(xué)儀器，2006，28(3):21-27.

[6]李連鳴，馮延，馮軍，等.2.5 Gb/s 0.35 μm CMOS激光驅(qū)動(dòng)器[ J] .東南大學(xué)學(xué)報(bào):自然科學(xué)版，2004，34(4):423-425.

[7]黎向陽(yáng)，高偉.基于VHDL的面陣CCD圖像傳感器的驅(qū)動(dòng)設(shè)計(jì)[ J] .科學(xué)技術(shù)工程，2007，14(3):3584-3586.

[8]王開軍，姜宇柏.面向CPLD/FPGA的VHDL設(shè)計(jì)[ M] .北京:機(jī)械工業(yè)出版社，2007.

[9]雷伏容.VHDL電路設(shè)計(jì)[ M] .北京:清華大學(xué)出版社，2006.

[10]曹昕燕.CPLD在CMOS圖像傳感器驅(qū)動(dòng)電路中的應(yīng)用[ J] .儀表技術(shù)與傳感器，2005(4):33-35.

[11]葉煥玲，葉松.基于CPLD的CIS積分時(shí)間軟調(diào)節(jié)[ J] .現(xiàn)代電子技術(shù)，2008，31(24):187-188，194.

[12]黎向陽(yáng)，高偉，楊光宏，等.面陣CMOS圖像傳感器LUPA4000的驅(qū)動(dòng)設(shè)計(jì)[ J] .現(xiàn)代電子技術(shù)，2008，31(8):17-19.