尹春艷 安 琪 周家穩(wěn) 杜中偉 劉樹彬

(中國科學(xué)院核探測技術(shù)與核電子學(xué)重點實驗室，物理電子學(xué)安徽省重點實驗室，中國科學(xué)技術(shù)大學(xué)近代物理系 合肥 230026)

粒子物理研究中，飛行時間(TOF)測量是鑒別粒子的重要方法，目前已達到ps量級的測量精度。在大型物理實驗裝置中，如中國 BEPC II的 BES III[1]、美國BNL的STAR[2]、歐洲核子中心LHC的ALICE[3]，TOF探測器讀出電子學(xué)的核心都是基于HPTDC(High Performance Time-to-Digital Converter)的時間測量，精度達到25 ps。讀出電子學(xué)系統(tǒng)的時鐘插件能協(xié)調(diào)系統(tǒng)各部分工作，是電子學(xué)系統(tǒng)的基準信號，影響整個TOF讀出電子學(xué)系統(tǒng)的工作和性能。

系統(tǒng)時鐘性能的評價，以信號完整性理論為基礎(chǔ)，以時鐘抖動[4,5]和時鐘偏差為性能評價指標。日本KEKB的Belle探測器，用頻率為508 MHz的射頻模塊產(chǎn)生系統(tǒng)時鐘，周期為16 ns，抖動<20 ps[6]；上海光源(SSRF)的時鐘系統(tǒng)、光纖系統(tǒng)和束流脈沖系統(tǒng)則要求總時鐘抖動<100 ps[7]；北京 BESIII的TOF電子學(xué)系統(tǒng)，要求輸入HPTDC的時鐘信號抖動<20 ps[8]。由此可見，讀出電子學(xué)系統(tǒng)的高性能運行對時鐘系統(tǒng)時鐘信號的精度要求之高。

中國科學(xué)院近代物理研究所在 ECR離子源原子物理束流線上，用反應(yīng)顯微成像譜儀研究離子與原子分子碰撞，產(chǎn)物粒子與附近三塊靶發(fā)生撞擊，測量碰撞過程中的粒子飛行時間。重離子加速器冷卻儲存環(huán)(HIRFL-CSR)CSRm內(nèi)靶實驗中，用重離子束流進行強子物理研究，測量多絲漂移室、飛行時間墻和中子墻處粒子的飛行時間。兩項實驗的飛行時間測量讀出電子學(xué)系統(tǒng)集成于尺寸為3U和6U的讀出電子學(xué)PXI機箱中，基于工作在甚高精度模式下的HPTDC芯片，測量精度25 ps，除去電纜等因素引入的噪聲，系統(tǒng)時鐘周期-周期抖動的均方根經(jīng)驗值不大于20 ps。

兩個飛行時間測量讀出電子學(xué)時鐘插件位于PXI機箱中，使用同軸電纜完成與飛行時間測量電子學(xué)插件間的信號傳輸(圖1)。

圖1 飛行時間測量讀出電子學(xué)系統(tǒng)結(jié)構(gòu)圖Fig.1 Block diagram of the time-of-flight readout system.

兩系統(tǒng)讀出電子學(xué)時間測量指標相近，對其時鐘系統(tǒng)的指標要求也一致，因此，設(shè)計采用的技術(shù)路線類似。本文介紹這兩個系統(tǒng)中時鐘插件的設(shè)計、測試結(jié)果，并對結(jié)果進行分析。

1 飛行時間測量讀出電子學(xué)時鐘插件設(shè)計

讀出電子學(xué)時鐘插件分別集成于3U和6U PXI插件上，輸出多路頻率為40 MHz的高質(zhì)量時鐘信號，時鐘插件由時鐘源、時鐘扇出芯片和輸出連接器組成。

時鐘源的精度決定輸出信號的質(zhì)量，美國Vectron公司的EX-380溫度補償晶振可為時鐘插件提供高質(zhì)量的時鐘源信號：其輸出信號周期-周期時鐘抖動<8 ps(RMS)，輸出信號上升/下降時間<5 ns；溫度為–20℃～70℃時，其溫度穩(wěn)定性為±0.1 μg/g (讀出電子學(xué)系統(tǒng)系長期運行設(shè)備，須考慮時鐘源的工作穩(wěn)定性和溫度漂移)；在 25℃溫度下，其功耗<0.35 W。

時鐘扇出芯片接收一路或兩路時鐘源信號，扇出多路時鐘信號。設(shè)計要求扇出芯片具有較小的通道間時鐘偏差，且引入時鐘抖動小。為保證信號傳輸?shù)膹娍垢蓴_能力，并減小功耗，我們采用低電壓差分信號(LVDS, Low Voltage Differential Signal)驅(qū)動輸出的扇出芯片。LVDS驅(qū)動器為電流輸出型，經(jīng)接收端100 ?匹配電阻產(chǎn)生350 mV電壓，其特點為：(1) 擺幅低(～350 mV)，功耗低；(2) 差分數(shù)據(jù)傳輸，對共模輸入噪聲信號的抵抗能力強，信號噪聲和電磁干擾(Electro Magnetic Interference，EMI)都大為減少；(3) 具有較慢的邊緣速率(～1 V/ns，在滿足波特率前提下盡量減少EMI)；(4) 低擺幅驅(qū)動信號，實現(xiàn)高速信號傳輸[9]。根據(jù)扇出數(shù)的不同，3U時鐘插件用SY89113[10](驅(qū)動12路輸出)時鐘扇出芯片，6U時鐘插件用 SY89828[11](驅(qū)動20路輸出)，均系美國Micrel公司產(chǎn)品。兩款芯片周期-周期時鐘抖動指標均<1 ps (RMS)，通道間的時鐘偏差分別<25 ps和 50 ps。對應(yīng)LVDS傳輸，時鐘插件的輸出連接器選用差分LEMO接頭。

為確保高質(zhì)量差分的時鐘信號傳輸，PCB設(shè)計充分考慮信號完整性原則，盡量保持差分線的長度及差分對走線阻抗一致。為避免過孔引入的阻抗不連續(xù)性，時鐘插件差分對采用表層走線。3U和6U時鐘插件各通道距扇出芯片距離差異大，為減小各差分對走線長度不同引入的通道間時鐘偏差，對于較短差分對走線采用蛇形線。

圖2(a)為 3U時鐘插件的時鐘部分設(shè)計框圖，由SY89113U芯片將輸入的一路時鐘信號以5路的LVDS電平扇出；圖2(b)為6U時鐘插件的設(shè)計框圖，由 SY89828芯片選擇本地 EX-380晶振產(chǎn)生的40 MHz時鐘信號或外部提供的高精度時鐘信號，驅(qū)動輸出20路LVDS電平的時鐘信號。圖3為兩插件的實物照片。

圖2 3U(a)和6 U(b)時鐘插件的時鐘部分設(shè)計圖Fig.2 Block diagram of the clock modules in 3U (a) and 6U (b) clock modules.

圖3 3U(a)和6U(b)時鐘插件實物圖Fig.3 Pictures of the 3U (a) and 6U (b) clock modules.

2 測量與分析

各通道時鐘信號的時鐘抖動和通道間時鐘偏差，是時鐘插件的重要指標，我們用美國 Lecroy MXI104示波器獲取時鐘信號的抖動與偏差指標，其帶寬1 GHz，采樣率5 GS/s(圖4)，由示波器數(shù)據(jù)用MATLAB軟件分析抖動的統(tǒng)計特性。

圖4 Lecroy MXI104示波器測試時鐘抖動示意圖Fig.4 Block diagram for testing clock jitter using Lecroy MXI104 oscillograph.

2.1 時鐘信號抖動測試

時鐘抖動是受外界噪聲、串?dāng)_、電源電壓等因素產(chǎn)生，為隨機量。時鐘抖動描述方式之一是周期-周期抖動，定義為后一輸出時鐘周期相對于前一輸出時鐘周期的變化量，因此，對足夠多的信號周期內(nèi)眾多時鐘抖動值進行信號分析才有實際意義。往往采用統(tǒng)計指標如標準偏差(對于高斯分布)、最大值、最小值、峰值等描述時鐘抖動的統(tǒng)計特性[12]。

2.1.1 時鐘抖動的統(tǒng)計直方圖和高斯擬合曲線分析

用Lecroy MXI104示波器測量105個時鐘信號，由周期變化量數(shù)據(jù)用MATLAB工具處理計算周期-周期時鐘抖動的RMS值。所得6U時鐘插件的統(tǒng)計直方圖及高斯擬合曲線見圖 5，可見時鐘信號的周期-周期抖動符合高斯分布，RMS為11.30 ps。同法測得3U時鐘插件各通道輸出信號的時鐘抖動小于11 ps，滿足設(shè)計要求。

圖5 6U時鐘插件第11通道輸出信號周期-周期時鐘抖動的統(tǒng)計直方圖Fig.5 Histogram of the clock jitter of Channel 11 in the 6U clock module.

2.1.2 各通道時鐘抖動性能的一致性

測試了3U時鐘插件的5個通道與6U時鐘插件的20個通道的時鐘抖動性能，其中6U插件分別用本地晶振和外部時鐘(3U時鐘插件輸出的時鐘信號)作為時鐘源。3U時鐘插件各通道抖動一致性如圖6(a)所示，各通道輸出信號的周期-周期時鐘抖動為10.6–11 ps。圖6(b)、6(c)為6U時鐘插件分別用本地晶振和外部輸入時鐘源時的各通道抖動一致性，各通道周期-周期時鐘抖動分別集中于10.6–12 ps和10.4–12 ps間，均小于20 ps，符合設(shè)計要求。

圖6 3U和6U時鐘插件各通道抖動一致性曲線，其中6U時鐘插件用內(nèi)部晶振或外部輸入時鐘源Fig.6 Clock jitter curves of the 3U module, and the 6U module using internal or external clock generator.

2.2 通道間時鐘偏差測試與分析

插件通道間時鐘偏差來自于扇出芯片輸出管腳間的時鐘偏差和信號走線長度差異，使用 Lecroy MXI104示波器，分別對3U和6U時鐘插件兩兩通道間的相位偏差進行了測量，待測的兩個通道分別用等長的電纜與示波器測試通道連接，并讀出兩通道的相位延遲，測試設(shè)備連接方式如圖7所示。

圖7 時鐘插件通道間時鐘偏差測試示意圖Fig.7 Block diagram for testing skew between two channels of the clock modules.

由于電纜和示波器測量通道的不一致性將引入誤差，使時鐘偏差偏離實際值。如圖 7，插件通道間的時鐘偏差為(A–C)，但插件到示波器的引線電纜和示波器通道延遲使兩個通道的總延遲分別為B、D，示波器讀數(shù)實際是引入了B、D的影響。為消除此誤差，我們先對兩個時鐘扇出通道測得Skew 1，再將兩根測試線在時鐘插件通道端調(diào)換重復(fù)測試得Skew 2。

由圖 7 可知：Skew 1=(A+B)–(C+D)，而 Skew2=(C+B)–(A+D)，則兩被測通道時鐘偏差值(A–C)=(Skew 1–Skew 2)/2。

按上述方法，我們分別以兩個時鐘插件的某一特定通道為基準，測試其余通道與基準通道的相位偏差。實際測試3U時鐘插件時，以通道5為基準，測試其余通道與其相位偏差。針對3U插件的測試數(shù)據(jù)見表1。

表1 3U時鐘插件各通道與第5通道時鐘偏差統(tǒng)計Table 1 Skews among Channel 5 and other channels of the 3U clock module.

表2 6U時鐘插件各通道與第11通道時鐘偏差統(tǒng)計Table 2 Skews among Channel 11 and other channels of the 6U clock module.

由表1，3U時鐘插件通道5與其余通道時鐘偏差最大值為27.36 ps，最小值為–23.47 ps，所有通道的相對時鐘偏差不大于51 ps，此偏差來自扇出芯片輸出管腳間的時鐘偏差和信號線長度差異。例如：通道1和通道2間測得時鐘偏差50.83 ps，其中扇出芯片輸出管腳間的時鐘偏差<25 ps；兩個通道信號線長度差為6.35×10–3m，對應(yīng)46.25 ps時鐘偏差(長1 inch，特征阻抗為50 ?，PCB走線產(chǎn)生信號延遲～185 ps[13])。

測試6U時鐘插件時，以通道11為基準，測試其余通道與其相位偏差。針對6U插件的測試數(shù)據(jù)列于表2。

由表2，時鐘信號通道11與其余通道時鐘偏差的最大值為53.71 ps，最小值為–86.78 ps，所有通道的相對時鐘偏差不大于141 ps，此偏差來自扇出芯片輸出管腳間的時鐘偏差和信號線長度差異。例如：通道1和通道6間測得時鐘偏差140.5 ps，其中扇出芯片輸出管腳間的時鐘偏差<50 ps；兩通道信號線長度差為 1.6×10–2m，對應(yīng)時鐘偏差為116.55 ps。

3 結(jié)論

為中國科學(xué)院近代物理研究所的反應(yīng)顯微成像譜儀和重離子加速器冷卻儲存環(huán)的內(nèi)靶實驗設(shè)計了兩種高精度時鐘插件，經(jīng)測試，3U和6U時鐘插件所有通道抖動分別小于11 ps和12 ps，3U和6U時鐘插件各通道間相位偏差分別不大于51 ps和141 ps?；?U PXI總線的高精度時間測量系統(tǒng)已在近代物理研究所反應(yīng)顯微成像譜儀中投入使用，時間精度符合設(shè)計要求，插件所提供的時鐘保證了HPTDC高精度時間測量的需求。6U時鐘插件的時鐘抖動和時鐘偏差測試結(jié)果均符合設(shè)計要求，即將安裝到重離子加速器冷卻儲存環(huán)(HIRFL-CSR)工程的CSRm內(nèi)靶實驗讀出電子學(xué)系統(tǒng)中。

1 LIU Shubin, FENG Changqing, AN Qi, et al.IEEE Trans Nucl Sci, 2010, 57(2):419–427

2 Schambach J, the STAR Collaboration TOF Group.Proposed STAR Time of Flight Readout Electronics and DAQ, Computing in High Energy and Nuclear Physics,LaJolla, California, 2003

3 CERN/LHCC 2002–016, ALICE Addendum to the Technical Design Report of the Time of Flight System(TOF), ISBN 92-9083-192-8, 2002, 61–70

4 ITU-T Recommendation O.171(04/97).Timing jitter and wander measuring equipment for digital systems which are based on the plesiochronous digital hierarchy, 1997

5 楊俊峰.高速數(shù)字串行通信中的時間抖動研究: 博士論文.合肥：中國科學(xué)技術(shù)大學(xué), 2005 YANG Junfeng.Study on the jitter performance of high-speed digital serial communication based on electronic signal：Doctoral thesis at University of Science and Technology of China, 2005

6 Furukawa K, Suwada T, Kamikubota N, et al.The timing system of KEKB 8-GEV linac.International Conference on Accelerator and Large Experimental Physics Control Systems, 2003, 130

7 Liu D K, Leng Y B, Cheng W X, et al.SSRF Timing system.Second Asian Particle Accelerator Conference,2001

8 LI Hao, LIU Shubin, FENG Changqing, et al.TOF Clock System for BES III.IEEE Transactions on Nuclear Science, 2010, 57(2):442–445

9 Altera.Board Design Guidelines for LVDS Systems,2000.http://www.altera.com / literature/wp/wp lvdsboard.pdf

10 SY89113 Datasheet Micrel, Inc., 2005

11 SY89828 Datasheet Micrel, Inc., 2002

12 Nelson Soo.Jitter measurement techniques, application brief AB36, 2000

13 William R, Blood Jr.MECL system design handbook.Fourth ed.Printed in U.S.A: Motorola Semiconductor Products Inc, 1988