劉 虹

(廈門理工學院電子與電氣工程系,廈門 361005)

一種實時數(shù)據(jù)處理的軟硬件算法研究

劉 虹

(廈門理工學院電子與電氣工程系,廈門 361005)

針對某中分辨率成像光譜儀遙感圖像數(shù)據(jù)的特點,在研究基于局域紋理特征適合空間應用圖像無損壓縮技術的基礎上,進行無損解壓縮算法的設計,闡述了如何采用并行處理和流水線技術優(yōu)化算法,實現(xiàn)算法到VLSI結構的優(yōu)化映射,研制無損解壓縮專用芯片,該芯片可以不低于16 Mbps的速率實時處理壓縮數(shù)據(jù),進行無損解壓.

中分辨率成像光譜儀;遙感圖像;紋理特征;無損壓縮;CCSDS編碼器;專用芯片;VLSI結構

用于某氣象衛(wèi)星的中分辨率成像光譜儀記錄的是氣象信息,氣象觀測技術需要對圖像的原始數(shù)據(jù)進行某些計算和應用,不允許有信息丟失,所以必須進行無損壓縮.氣象信息是瞬間萬變的,不僅要求實時壓縮傳輸,還要求實時解壓,這樣就可及時地對氣象數(shù)據(jù)進行分析處理,得到及時有效的信息.只有采用圖像壓縮解壓專用芯片的硬件系統(tǒng)才具有最高的數(shù)據(jù)處理速度,滿足實時處理的要求.本文著重介紹了實時無損解壓縮硬件系統(tǒng)的設計.圖像解壓縮專用芯片是解壓硬件系統(tǒng)的核心,而算法到VLSI結構映射是圖像解壓專用集成電路設計最重要的環(huán)節(jié),優(yōu)秀的VLSI結構應該使算法的并行處理特點充分表現(xiàn)出來;使并發(fā)操作和流水線處理得以最大化;使系統(tǒng)具有最大的數(shù)據(jù)吞吐量.所以本文將詳細描述算法到VLSI結構的優(yōu)化設計.

1 無損壓縮算法

無損壓縮算法一般包括圖像壓縮預處理和壓縮熵編碼兩個步驟.預處理就是在空間域盡可能對圖像去相關,以提高壓縮比,同時將圖像數(shù)據(jù)變換映射成適于熵編碼的數(shù)據(jù)源.編碼就是對預測的殘留誤差進行表達和進一步壓縮.本文所采用的無損壓縮算法也是基于這個基本理論框架.

1.1 基于局域紋理特征分析的適合空間應用的預處理器[1,2]

基于局域紋理特征分析的無損壓縮方法,首先強調了局域紋理特征的一致性,所以在對相關預處理模型的研究中,結合分析圖像的有意義范圍內的局域紋理特征,利用多方向自適應的預測方案,尋找最佳預測模型,可得到好的去相關效果.結合本課題應用中遙感圖像數(shù)據(jù)輸入的特點,選取5×5的像素塊為逐一處理單元,構造了兩種基于局域紋理分析去相關的處理器[2].

1.2 CCSDS熵編碼器的實現(xiàn)

本文的熵編碼方案以CCSDS推薦的RICE編碼為基礎,根據(jù)本文所要處理的目標圖像數(shù)據(jù)分辨率為12 bits,構造了12種編碼選項,通過擇優(yōu)選取結果碼長總和最短的一種編碼方法.12種編碼方案如下:

n=0(零塊編碼)1＜＜n＜＜10(分裂樣本編碼)n=11(無編碼)Min(碼長總和) 0 ∑((Eil,k＞＞n)+n+1) 25*12

分別計算出兩種紋理結構預處理器前提下的最優(yōu)編碼相應的碼長總和、,然后作擇優(yōu)判斷:

2 解壓縮系統(tǒng)設計

在設計硬件解壓縮系統(tǒng)時,總體考慮了數(shù)據(jù)流動方式,即先將壓縮數(shù)據(jù)流進行串并轉換,然后以12bits為一個讀取單位來進行解壓縮處理,最后再將解壓縮數(shù)據(jù)進行并串轉換輸出.為了增加數(shù)據(jù)吞吐量和保證壓縮碼流按恒定速率輸出,在系統(tǒng)的輸入與輸出部分都加入緩存設備.整個解壓縮系統(tǒng)的數(shù)據(jù)流驅動如圖1所示.

圖1 數(shù)據(jù)流驅動流程圖

本文在比較了DSP、CPLD、FPGA[5]后,結合解壓縮算法的特點,最終決定選擇FPGA類型的芯片作為實現(xiàn)解壓縮算法的專用芯片.即圖1中所示的解壓縮處理由一片F(xiàn)PGA芯片來實現(xiàn).壓縮數(shù)據(jù)緩存與解壓數(shù)據(jù)緩存結構決定外置于FPGA以提高設計在不同器件間的可移植性能,而不必考慮目標器件的內置內存大小.

3 解壓縮算法到VLSI結構映射

本節(jié)主要內容是改進解壓縮算法,優(yōu)化數(shù)據(jù)處理方式,使之更適合于VLSI所具有的并行處理特點,實現(xiàn)解壓算法到VLSI結構的最優(yōu)映射.為使算法轉變到VLSI結構既簡潔又能得到最大的處理速度,解壓縮算法的最優(yōu)VLSI結構應具有如下特征:

3.1 同步電路

同步電路即時序電路共用同一個時鐘.最優(yōu)VLSI結構必須采用同步電路.因為基于同步電路設計、功能單元數(shù)據(jù)通信鏈路中寄存器的存在,是形成流水線處理的必要條件.本文采用時鐘下降沿觸發(fā),即各時序部件在全局時鐘的下降沿由一個狀態(tài)變換到另一個狀態(tài).

3.2 并行處理

要想獲得高性能的VLSI結構,依靠的是大量簡單的功能單元并行操作而不是單個大規(guī)模的處理器.把運算元件連接起來進行并行工作的基本方法有兩種,流水線操作和并行陣列操作.

(1)流水線結構

流水線結構是把部件按順序串聯(lián)在一起,一個部件的輸出和下一個部件的輸入相連.將一個大任務分成一些復雜性大致相同的小任務,這些小任務都可以獨立完成,相繼的任務在流水線的各級上同時執(zhí)行,整個任務的執(zhí)行速度由執(zhí)行時間最長的子任務決定,子任務的最長執(zhí)行時間通常比整個任務的執(zhí)行時間要短的多,所以采用流水線的并行系統(tǒng)可以具有很高的工作頻率.

(2)并行陣列結構

并行陣列結構是將很多任務同時處理,可以是脈動式陣列:依次向系統(tǒng)中的每個模塊送一個輸入信息,每個模塊以輸入信息的速率周期性地輸出信息;也可以是同步并行陣列:同時向這些并行模塊輸入信息,一旦一個完整的任務執(zhí)行結束,所有模塊同時產生輸出.

圖像解壓縮專用芯片的處理能力,在本質上是由解壓算法以及算法能否被映射到具有高度并發(fā)操作與高速流水線處理的VLSI結構決定的.流水線處理提高數(shù)據(jù)吞吐量,并發(fā)操作減少數(shù)據(jù)運算時間,兩者是提高系統(tǒng)處理速度的重要因素,因此在解壓算法最優(yōu)VLSI結構的任何層次、任何模塊中,都必須采用數(shù)據(jù)的并行運算與流水線處理.

3.3 輸入操作與計算的平衡性

如圖2所示,壓縮數(shù)據(jù)的輸出特點是:有時鐘時有數(shù)據(jù)(n個時鐘周期),每個時鐘周期輸出一個圖像壓縮比特DATA,下降沿采樣有效,CLK為高時無數(shù)據(jù).

圖2 圖像壓縮數(shù)據(jù)輸出時序

分析上述圖像壓縮數(shù)據(jù)輸出時序可知,由于解壓縮算法的復雜性,數(shù)據(jù)的運算次數(shù)將遠遠多于數(shù)據(jù)輸入操作次數(shù),對于最優(yōu)VLSI結構而言,這不但要求在每次輸入操作的同時,必須完成多個計算任務,而且必須確保每個時鐘周期接收一個圖像數(shù)據(jù),完成一次輸入操作,并且還要保證數(shù)據(jù)解壓縮與m無關,這樣才具有最廣泛的適用范圍與最高的數(shù)據(jù)處理速度.簡單的說就是無論壓縮系統(tǒng)輸出的數(shù)據(jù)是怎樣的一個時序,只要圖像數(shù)據(jù)輸出一個,具有最優(yōu)VLSI結構的專用解壓芯片都可以實時處理一個.

在一次輸入操作時間內(即一個時鐘周期),所需完成的運算量、運算時間、數(shù)據(jù)流的傳遞形式決定著系統(tǒng)最高工作頻率.對圖像壓縮數(shù)據(jù)的連續(xù)接收、解壓,對VLSI結構都提出了實時性要求,只有采用適量的存儲器、合理安排每次輸入操作時間內的運算量、在少量的輸入操作與大量的計算次數(shù)之間取得平衡,才能減少每個像素的處理時間,提高數(shù)據(jù)處理速度,達到實時解壓實時處理的要求.

依據(jù)上文所討論的處理原則,必須把一個復雜的解壓縮功能分為若干個簡單功能單元的并行處理,這是由算法形成VLSI結構,獲得高速數(shù)據(jù)處理的關鍵.并發(fā)操作與流水線處理體現(xiàn)在VLSI結構設計的各個層次,尤其在VLSI結構的系統(tǒng)框架規(guī)劃、功能模塊的結構設計方面至關重要.本文把解壓縮算法劃分為九個功能模塊實現(xiàn),結構框圖如圖3所示.

圖3 解壓縮邏輯電路功能分割示意圖

限于篇幅,本文以RICE解碼與后處理引入的并行操作與流水線處理為例進行介紹.對一個像素的處理需要以下步驟:

圖4 解碼與后處理的并發(fā)操作

由圖4可得解碼一個像素需要6個時鐘,如果按照平常的處理方式,解碼一個5*5的塊需要25×6=150個時鐘.設計中,只要RICE解碼有輸出就啟動后處理操作,而同時RICE解碼與后處理操作是并行的,繼續(xù)接收下一個數(shù)據(jù)進行解碼操作,即解碼與后處理并發(fā)操作.本文同時還對解碼與后處理操作設計了流水線技術,被連續(xù)時鐘驅動時示意如圖5所示.很明顯,完成一個完整的RICE解碼和后處理操作,只需要30個時鐘,大大提高了解碼效率.

圖5 后處理操作流水線設計示意圖

4 解壓縮專用芯片研制結果

完成了解壓縮算法的優(yōu)化VLSI結構設計后,采用ALTERA公司的APEX20K系列的EP20K200RC240-3V芯片作為物理實現(xiàn),芯片使用資源見表 1.該芯片配合著輸入 FIFO與輸出RAM,可以16 Mbps的速率實時處理壓縮數(shù)據(jù),進行無損解壓.

表1 EP20K200RC240-3V芯片資源使用

[1]姜宏旭,周孝寬.基于局域紋理特征的圖像無損壓縮[J].北京航空航天大學學報,2003,(6).

[2]姜宏旭,周孝寬.CCSDS圖像無損壓縮標準在恒速信道中的應用研究[J].中國空間科學技術,2003,(5).

[3]王 彥.基于FPGA的工程設計與應用[M].西安電子科技大學出版社,2007.

Research on Software and Hardware Algorithm for Data Real-time Process

LIU Hong
(Electronic and Electrical Engineering Department,Xiamen University Technology,Xiamen 361005,China)

In this paper,in uiew of the feature of the compressed data of the MODIS,a new lossless image data compression algorithm named lossless image compression based on feature of local texture is presented and decompression algorithm is designed.It is mainly described in this paper that how the corresponded VLSI architecture is proposed by using the technique of parallel processing and pipe-line.The special integrated circuit of lossless data decompression has been manufactured.This card can decompress data realtimely and losslessly at the speed of 16Mbps.

moderate resolution imaging spectroradiometer;remote sensing image;feature of local texture;lossless compression;CCSDS encoder;special IC;VLSI architecture

TN409

A

1671-119X(2010)01-0024-04

2009-10-12

廈門理工學院教學改革基金資助項目(JG200704)

劉 虹(1978-),女,碩士,研究方向:信號處理及芯片設計應用.