徐永丹，宋海濤，黃志奇，曾愛鳳

(電子科技大學自動化工程學院 成都 610054)

基于SPECCTRAQuest多板互連信號仿真與分析

徐永丹，宋海濤，黃志奇，曾愛鳳

(電子科技大學自動化工程學院 成都 610054)

隨著設計復雜度的增加及板級系統(tǒng)的不斷減小，多板協(xié)同工作成為趨勢。該文闡述了利用EBD模型所建立的多板仿真系統(tǒng)，該系統(tǒng)通過分析提取信號的Reflection仿真信息，改善信號的拓撲結構，設置電氣約束，指導PCB布局布線，為原理圖修改提供支持。

EBD模型; IBIS; 多板仿真; 反射

隨著電子技術的迅猛發(fā)展，IC制造工藝水平的提高，信號反射、串擾的加劇導致芯片失效、電源電壓不穩(wěn)、系統(tǒng)不穩(wěn)定等問題層出不窮。高速數字電路面臨諸多挑戰(zhàn)：(1) 信號頻率的提高致使信號上升、下降時間縮短，系統(tǒng)時序必須更加精確；(2) 多板互連引起的傳輸線效應導致信號震蕩、過沖和下沖對系統(tǒng)噪聲容限以及單調性形成威脅；(3) 電源系統(tǒng)的穩(wěn)定性及電磁干擾。因此在制板前通過高速電路仿真對信號反射、串擾、EMI等進行分析，對確保信號的完整性具有指導意義。

隨著系統(tǒng)復雜度的增加以及對系統(tǒng)形狀系數要求的不斷提高，多板系統(tǒng)的廣泛應用成為主流。多板系統(tǒng)一般由母板(motherboard)和載板組成，母板作為主系統(tǒng)，載板通過電纜或接插件與母板相連。板間高速信號傳輸時產生的寄生參數會直接影響系統(tǒng)信號的完整性，多板互連仿真成為控制系統(tǒng)完整性的重要組成。

多板仿真需要獲得母板與載板的PCB文件，以及板上各器件的IBIS模型。而設計人員通常有母板的PCB文件及各器件的IBIS模型，但載板采用的是現(xiàn)有模塊，如內存條、顯卡、網卡等。這些現(xiàn)有模塊產品雖然無法獲得PCB文件，但可以獲得EBD文件，并利用轉換工具生成可提取目標信號的brd文件進行多板仿真。

EBD模型[1]能夠描述PCB板上各器件間的電氣導通特性，但EBD模型不完全包含布線的全部信息，只能提供載板器件的緩沖模型，因此適用于前仿真。通過前仿真，分析拓撲結構，針對在印制電路板上的布線及擺件而設置電氣和物理約束。

本文通過載板EBD模型，運用cadance SPECCTRAQuest工具進行多板系統(tǒng)信號仿真，分析信號質量，改善信號拓撲結構，滿足高速信號對單調性、小過沖、大噪聲容限及小振蕩的要求。

1 仿真系統(tǒng)建立

仿真目標系統(tǒng)中，母板是一個X86系統(tǒng)的主板，子板是MICRON公司的sodimm內存載板；在獲取內存驅動器IBIS模型psbo_rev1p0_full.ibs、內存條EBD模型MT8JSF12864HY-1G4D1.ebd后，需對板級庫進行配置，為后一步提取正確的拓撲結構做好準備。配置過程包括以下4個步驟[2]：(1) 疊層設置(layout cross section)；(2) 電源及IC屬性設置(class, pinuse and DC net properties)；(3) 模型加載(devices and SI models)；(4) 審核(SI audit)。

在多板仿真系統(tǒng)的建立過程中，通過designlink將母板和EBD生成的boardmodel進行連接，建立相關芯片組與DDR sodimm的映射關系，連接配置圖如圖1所示。

圖1 designlink設置

仿真目標信號是從內存控制器芯片組出發(fā)到sodimm子卡的各類信號。內存模塊信號線主要分為時鐘線、地址/控制信號、數據線3類。(1) 時鐘信號頻率最高，由于它是利用上升沿觸發(fā)，所以對信號邊沿的要求比較高，一般不接過重負載，以免延緩其上升時間，引起時序的不確定；(2) 對數據和地址/控制信號來說，所關心的是信號本身有效電平的持續(xù)時間，雖然地址/控制信號頻率只有時鐘頻率的一半，然而對于多內存顆粒負載，驅動電壓的不足將直接導致信號建立和保持時間的不足，影響信號質量；(3) 在接收和驅動器件的IBIS模型庫中，通過設置不同的傳輸線阻抗參數、電阻值、信號傳輸速率以及選擇微帶線或帶狀線，仿真工具能直接計算出信號的波形以及相應的數據，得到匹配的傳輸線阻抗值、電阻值、信號傳輸速率。

在信號仿真過程中，發(fā)現(xiàn)CMD之類信號驅動力不足，信號反射嚴重，因此本文以MA_A_A12信號為例，討論該類信號的拓撲結構。

圖2 MA_A_A12信號拓撲結構

通過electrial constraint spreadsheet工具，提取的MA_A_A12信號拓撲結構如圖2所示。

圖中，D為驅動端，模型為PSBO_REV1P0_FULL_ddr_ctl_t_1p50x_s4p0；R為接收端，模型為U28A_INPUT；C1、C2為母板與載板的連接器，各自代表接插槽、金手指；B表示母板與載板的連接。通過表格區(qū)域選擇Reflection測量內容，所選內容如圖3所示。

圖3 Reflection仿真內容

2 Reflection仿真及結果分析

當信號從一種介質傳送到另一種介質時，由于介質阻抗變化而導致信號在不同介質交接處產生信號反射，會影響信號的完整性[3]。本文中，由于采用多板級連，介質的變化，以及驅動端與接收端阻抗的不匹配引起的振鈴、過沖、下沖、過阻尼、欠阻尼等信號完整性問題都較為明顯。根據圖2所提取的拓撲結構進行Reflection仿真，仿真結果如圖4和5所示。

圖4 sigwave顯示的仿真信號波形

圖5 Reflection仿真結果

由圖4的仿真波形可以看出，由于驅動端驅動能力有限，信號過沖較為嚴重，造成部分信號失靈(glitch)[4]，并大大降低了噪聲裕量(noisemargin)。而信號的反射是由于傳輸線和負載的阻抗不匹配造成的，因此減小和消除反射的方法是根據傳輸線的特性阻抗在其發(fā)送端或接收端采取一定的匹配措施，使源端反射系數或者負載端反射系數為零，達到抑制反射的作用。傳輸線的匹配通常采用兩種方案：(1) 使負載阻抗與傳輸線阻抗匹配，即并行端接。(2) 使源阻抗與傳輸線阻抗匹配，即串行端接。

通過以上分析，可以得知在載板的PCB信息是不可變信息，因此只能采用串行端接。串行端接是通過在盡量靠近源端的位置串行插入一個電阻RS防止電源和電阻之間形成局部反射[5]。串行端接的原理是消除從負載端反射回來的電壓，阻止傳輸線的二次反射[6]。考慮該信號驅動能力有限，負載較重，本文在采用串行匹配的同時增加驅動電壓，拓撲結構變化后如圖6所示。

在增加上拉電阻后，可以通過改變上拉電阻的電壓和電阻值調節(jié)驅動電流。本文通過對比并行端接和串行端接兩種方案的仿真結果[7]，確定上拉電壓值及電阻值。

(1) 保持電壓0.9 V(驅動端參考電壓)不變，電阻值從121 ?(匹配值)以10 ?為單位逐次減小到10 ?。

圖6 增加驅動后的拓撲結構

(2) 保持電阻值121 ?不變，電壓值從0.9 V以0.1 V為單位逐次增加到1.5 V。

Reflection仿真結果對比如圖7所示。圖7a為電壓值為0.9 V、電阻值為10 ?時的仿真圖；圖7b圖為電壓值為1.5 V，電阻值為121 ?時的仿真圖。從對比圖可以看出，電壓不變，減小電阻，在增加驅動能力的同時引起較強的下沖，可能造成信號失靈；而電阻不變，加大電壓能夠很好地增強驅動能力，但大幅度加大電壓會增大地彈噪聲[8]，對信號穩(wěn)定性仍然有一定影響。

經過多次反復實驗，考慮到阻抗匹配，本文采用的上拉電壓為1.25 V，電阻為100 ?，測量結果如圖8所示。可以看出，在增加驅動電壓及串聯(lián)電阻后，各接收端的信號失靈(glitch)及單調性(molotonic)得到明顯改善，噪聲容限增加，具有較好的平穩(wěn)性。

圖7 不同驅動負載下的Refletion仿真圖

圖8 增加驅動負載后的Reflection仿真結果

3 結 論

本文在進行多板互連系統(tǒng)信號仿真過程中，針對驅動力不足、信號反射嚴重的互聯(lián)信號，通過增加驅動電壓、串聯(lián)電阻，并基于傳輸線理論對電壓、電阻進行調節(jié)，對改善信號單調性，增加噪聲容限，減小信號反射具有積極的作用，可指導制板原理圖修改，制定電氣約束，增強系統(tǒng)信號完整性。

[1] BOGATIN E. Signal integrity simplified[M]. [S.l.]: Prentice Hall PTR, 2003.

[2] 周潤景, 袁偉亭. Cadence高速電路板設計與仿真[M]. 北京: 電子工業(yè)出版社, 2006.

ZHOU Run-jing, YUAN Wei-ting. Design and simulation of high-speed ciracit board[M]. Beijing: Publishing House of Electronics Industry, 2006.

[3] 胡海欣, 曹路勝. 高速PCB的仿真技術[J]. 計算機工程與設計, 2005, 26(3): 711-713.

HU Hai-xin, Cao Lu-sheng. Simulation technology of high-speed PCB[J]. Computer Engineering and Design,2005, 26(3): 711-713.

[4] ERIC B. Signal integrity-simplified[M]. New Jersey:Prentice Hall PTR, 2004.

[5] HOWARD J, GRAHAM M. High-speed digital design a handbook of black magic[M]. New Jersey: Prentice Hall PTR, 1993.

[6] GEEST J D, SERCU S, NADOLNY J. Electrical modeling of high speed interconnection links[C]//5lst Electronic Components and Technology Conference. [S.l.]: [s.n.], 2001:1245-1249.

[7] MOSIN M. Electrical analysis of multi-board PCB systems with differential signaling considering non-ideal common ground connection[C]//IEEE Topical Meeting on Electrical Performance of Electronic Packaging. [S.l.]: IEEE: 2007:37-40.

[8] SONG Jian-jian,. Effectiveness of PCB simulation in teaching high-speed digital design[C]//IEEE International Symposium on Electromagnetic Compatibility. [S.l.]: IEEE,2007: 1-6.

Multi-Board Interlink Signal Simulation and Analysis Based on SPECCTRAQuest

XU Yong-dan, SONG Hai-tao, HUANG Zhi-qi, and ZENG Ai-feng

(School of Automation Engineering, University of Electronic Science and Technology of China Chengdu 610054)

With the increase of complexity of design and the constant reduction of on size of board-level systems, cooperative operation of multi-board becomes a trend. This paper discusses how to utilize EDB model to build multi-board simulation system, improve the signal Topology, set up Electrical constraints, and give guidance for routing and layout of PCB.

EBD model; IBIS; multi-board simulation; reflection

TP368

A

10.3969/j.issn.1001-0548.2010.z1.017

2009 ? 11 ? 15

國家863計劃(2009AA01Z310)；中加政府間科技合作基金(2009DFA12100)

徐永丹(1984 ? )，女，碩士，主要從事可穿戴計算、移動計算方面的研究.

編 輯 黃 莘