潘興武，呂志強

(1. 電子科技大學(xué)自動化工程學(xué)院 成都 611731; 2. 中國海洋石油公司 天津 塘沽區(qū) 300452)

可穿戴計算機系統(tǒng)應(yīng)能提供多樣化的信息處理能力和多種應(yīng)用模式以適應(yīng)各種任務(wù)需求。然而，可穿戴計算機系統(tǒng)受人機工學(xué)、可穿戴性和現(xiàn)有技術(shù)水平的制約，所能提供的系統(tǒng)資源(如計算性能、存儲性能、通訊端口、電源等)十分有限，采用動態(tài)配置功能模塊的方式，可使可穿戴計算機以有限的系統(tǒng)資源支持多種應(yīng)用模式(如圖像捕獲、語音識別、GPS和GIS等)，以滿足多樣化的需求。可穿戴計算機采用可動態(tài)加載模塊化的外設(shè)結(jié)構(gòu)，當(dāng)不同任務(wù)需要采用不同功能模塊時才進(jìn)行動態(tài)加載，任務(wù)完成以后及時卸載，釋放系統(tǒng)資源，以滿足其他的功能模塊對系統(tǒng)資源的需求，可保證任務(wù)的正常運行。

1 基于FPGA的動態(tài)重構(gòu)計算

1.1 FPGA基本結(jié)構(gòu)

現(xiàn)場可編程門陣列(field programmable gate array，F(xiàn)PGA)是目前應(yīng)用最廣泛的通用可重構(gòu)器件，本文介紹目前使用最廣泛的FPGA廠商Xilinx的基于查找表結(jié)構(gòu)的FPGA。

Xilinx公司的FPGA是基于可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件，它整合了常用功能(如RAM、時鐘管理和DSP)硬塊[1]。FPGA的基本結(jié)構(gòu)如圖1所示，它的基本組成如下：

(1) 可配置邏輯塊(CLB)。CLB是FPGA內(nèi)的基本邏輯單元，包含一個由4或6個輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。

(2) SelectIO(IOB)。FPGA支持多達(dá)24類I/O標(biāo)準(zhǔn)，F(xiàn)PGA內(nèi)的I/O按組分類，每組都能獨立支持不同的I/O標(biāo)準(zhǔn)，實現(xiàn)了I/O支持的靈活性。

(3) 存儲器。大多數(shù)FPGA均提供嵌入式Block RAM存儲器，可以在設(shè)計中實現(xiàn)片上存儲器。Xilinx FPGA在36 kb塊中提供高達(dá)10 Mb的片上存儲器，支持真正的雙端口操作。

(4) 時鐘管理。大多數(shù)FPGA均提供數(shù)字時鐘管理。Xilinx推出的最先進(jìn)的FPGA提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定夠提供精確的時鐘綜合，且能夠降低抖動和實現(xiàn)過濾功能。

圖1 FPGA結(jié)構(gòu)簡圖

1.2 基于FPGA的硬件重構(gòu)方法

可重構(gòu)計算(reconfigurable computing，RC)[2]簡單來說就是對結(jié)構(gòu)固定的硬件計算平臺，根據(jù)不同的應(yīng)用進(jìn)行配置，并在輔助設(shè)備(包括外圍控制硬件和軟件)的協(xié)同下完成相應(yīng)的計算任務(wù)。在通用機器平臺上，采用可重構(gòu)計算器件對部分計算進(jìn)行加速，構(gòu)建一個完整的可重構(gòu)計算系統(tǒng)，使之能夠用傳統(tǒng)的方法完成數(shù)據(jù)密集型的應(yīng)用任務(wù)。

在系統(tǒng)加電運行過程中，通過配置控制邏輯主動加載FPGA的配置文件，可以實現(xiàn)FPGA的重構(gòu)，但需要中斷系統(tǒng)的運行。而對于Xilinx公司提供的部分可重構(gòu)功能的Virtex系列FPGA，則可以在不中斷系統(tǒng)運行的基礎(chǔ)上更新FPGA的部分邏輯，具有更高的靈活性和更好的性能。

在部分動態(tài)可重構(gòu)中，用戶首先按照模塊化設(shè)計方法，將整個設(shè)計分解為固定模塊部分和可重構(gòu)模塊部分。然后分別對固定模塊和可重構(gòu)模塊進(jìn)行設(shè)計綜合，根據(jù)應(yīng)用需求生成一個缺省全局配置比特流文件，同時生成所有可重構(gòu)模塊的部分配置比特流文件。初始配置過程中選擇加載FPGA的缺省全局配置文件，在動態(tài)部分可重構(gòu)過程中，可根據(jù)用戶命令選擇加載對應(yīng)的可重構(gòu)模塊配置文件[3]。

2 動態(tài)重構(gòu)硬件模塊

2.1 系統(tǒng)總體硬件結(jié)構(gòu)

基于可穿戴機的應(yīng)用，本文給出了一種系統(tǒng)的總體硬件結(jié)構(gòu)框圖，如圖2所示。

可穿戴機的硬件部分是基于Xilinx FPGA開發(fā)板設(shè)計的，它是一個完整的嵌入式系統(tǒng)。硬件平臺的核心為FPGA內(nèi)部的處理器PowerPC405，通過CoreConnect總線結(jié)構(gòu)與各種外設(shè)IP連接，其中有音頻視頻接口、藍(lán)牙模塊、存儲模塊以及USB接口模塊等。其原型平臺如圖3所示。

圖2 系統(tǒng)硬件體系結(jié)構(gòu)

圖3 原型平臺

2.2 動態(tài)重構(gòu)實驗

在該原型平臺基礎(chǔ)上，本文通過實驗來驗證局部動態(tài)重構(gòu)的可行性。該實驗基于Xilinx的模塊化設(shè)計方法，目的是實現(xiàn)一個能夠使用ICAP來動態(tài)配置FPGA的設(shè)計，使其在LED偏移的同時分別播放音頻和顯示圖片或視頻。其主要設(shè)計流程如圖4所示。

圖4 可重構(gòu)系統(tǒng)開發(fā)流程

系統(tǒng)總體結(jié)構(gòu)框架圖5所示。系統(tǒng)包含了兩個PRR(局部重構(gòu)區(qū)域)，其中有兩個重構(gòu)模塊(RM)。本文通過編寫應(yīng)用程序可以實現(xiàn)LED的左移和右移，以及音頻播放和圖片視頻顯示。

圖5 系統(tǒng)總體框架

局部重構(gòu)設(shè)計與實現(xiàn)的流程分為以下步驟：

1) 嵌入式系統(tǒng)子模塊的設(shè)計。系統(tǒng)子模塊由圖5中的所有外設(shè)模塊組成。該模塊是重構(gòu)設(shè)計中的固定邏輯模塊，在重構(gòu)過程中執(zhí)行重構(gòu)的控制操作，并負(fù)責(zé)對OPB總線IP模塊的測試。所有信息都通過RS232傳輸給PC，并通過PC顯示信息。

(1) 該子模塊由EDK10.1i建立，在工程建立界面選擇PowerPC處理器，外設(shè)選擇RS232_Uart(115200)，SysAce_CompactFlash，Momery選64 K。要完成可重構(gòu)的設(shè)計還需要添加幾個外設(shè)IP核gpio、hw icap、ac97以及plb_tft_cntlr_ref，并適當(dāng)修改一些端口和地址。

(2) 在EDK的Software Platform setting中將xilfatfs庫文件選上。

(3) 添加各IP核的驅(qū)動程序。

(4) 添加應(yīng)用程序，并編譯，即可完成嵌入式系統(tǒng)子模塊的設(shè)計[4]。

2) 設(shè)計輸入與綜合。用硬件描述語言設(shè)計頂層模塊，并在頂層模塊中例化子系統(tǒng)模塊(包括靜態(tài)模塊與可重構(gòu)模塊)，最后綜合實現(xiàn)各個模塊。模塊設(shè)計流程可參考ISE10.1i軟件開發(fā)平臺。綜合頂層模塊與子系統(tǒng)模塊之后，將生成網(wǎng)表文件，這是下一步研究將涉及的內(nèi)容[5]。

3) 布局布線。布局布線是在PlanAhead軟件中進(jìn)行的，用上一步生成的網(wǎng)表文件以及編寫的用戶約束文件，具體操作步驟參見其用戶文檔。其中頂層模塊、靜態(tài)模塊和動態(tài)可重構(gòu)模塊均由Busmacro(總線宏)連接，總線宏是重構(gòu)模塊和其他模塊之間信號的固定通道，模塊間除時鐘外的所有信號都必須通過總線宏相連，總線宏的結(jié)構(gòu)如圖6所示。將在ISE軟件中生成的網(wǎng)表文件導(dǎo)入PlanAhead中，并添加總線宏文件、全局時鐘。最后分別對各個模塊進(jìn)行編譯。

圖6 總線宏的物理結(jié)構(gòu)

4) 下載驗證。PowerPC將存儲于CF卡中的音頻、視頻、圖片信息緩存于DDR中，然后用Speaker播放音頻，通過CRT或TFT顯示視頻和圖片。使用EDK Shell工具，通過其命令行方式將硬件BIT文件轉(zhuǎn)化成ACE文件；將生成的靜態(tài)模塊和兩個可重構(gòu)模塊的ACE文件拷到CF卡的相應(yīng)分區(qū)，把CF卡插到Xilinx開發(fā)板上，上電并將PC上的超級終端打開，通過滑動開關(guān)選擇不同的組合，可以看到板上的LED在偏移，左移時伴隨有音樂響起，右移時CRT以幻燈片的形式顯示圖片，超級終端上顯示應(yīng)用程序中指定的輸出字符，說明實驗成功。

3 結(jié) 束 語

本文提出了一種基于可穿戴機的具有動態(tài)重構(gòu)功能的模塊化硬件模塊原型，實現(xiàn)了局部重構(gòu)技術(shù)在可穿戴機中的應(yīng)用，靈活利用了FPGA的硬件資源，節(jié)約了成本，是一種新型的硬件設(shè)計方法。

[1] POON A S Y. An energy-efficient reconfigurable baseband processor for w ireless communications[J]. IEEE Transactions on VLSI Systems, 2007, 12(3): 319-327.

[2] COMPTON K, HAUCK S. Reconfigurable computing: A survey of systems and software[J]. ACM Computing Surveys, 2002, 34(2): 171-210.

[3] 李仁發(fā), 周祖德. 可重構(gòu)計算的硬件結(jié)構(gòu)[J]. 計算機研究與發(fā)展, 2003, 40(3): 500-506.

LI Ren-fa, ZHOU Zu-de. Hardware structure of reconfiguration[J]. Computer Research and Develop, 2003,40(3): 500-506.

[4] 楊浩強. 基于EDK的FPGA嵌入式系統(tǒng)開發(fā)[M]. 北京:機械工業(yè)出版社, 2008.

YANG Hao-qiang. The FPGA embedded system develop base on EDK[M]. Beijing: Mechanical Industry Press, 2008.

[5] 田 耘, 徐文波, 胡 彬, 等. Xilinx ISE design suite 10.x FPGA開發(fā)指南——邏輯設(shè)計篇[M]. 北京: 人民郵電出版社, 2008.

TIAN Yun, XU Wen-bo, HU Bin, et al. Xilinx ISE design suite 10.x FPGA developer's guide. logical design articles[M]. Beijing: Posts & Telecom Press, 2008.

編 輯 黃 莘