摘要:探討了CPLD/FPGA課程在教學(xué)內(nèi)容和教學(xué)平臺方面進行改革的必要性,以及基于項目教學(xué)的CPLD/FPGA實驗儀研制,以期培養(yǎng)學(xué)生應(yīng)用CPLD/FPGA實驗儀進行真實項目開發(fā)的能力。

關(guān)鍵詞:CPLD/FPGA;實驗儀;項目教學(xué)

CPLD/FPGA實驗儀研制背景

(一)CPLD/FPGA課程教學(xué)特點

可編程邏輯器件(CPLD/FPGA)開發(fā)技術(shù)課程是電子類專業(yè)重要的專業(yè)課。該課程具有應(yīng)用性和針對性強的特點,著重培養(yǎng)學(xué)生的工程實踐能力和工程設(shè)計能力。本課程內(nèi)容要來源于教材、企業(yè)與科研,以動手能力、工程實踐能力為培養(yǎng)主線,重點放在CPLD/FPGA開發(fā)能力的訓(xùn)練上,以培養(yǎng)學(xué)生獨立分析和解決實際問題的能力。

(二)CPLD/FPGA課程教學(xué)內(nèi)容改革的必要性

根據(jù)高職教育的目標(biāo)及發(fā)展要求,對本課程的改革迫在眉睫。本課程改革主要是以項目教學(xué)為載體,因而CPLD/FPGA芯片下載和實驗儀必須要做相應(yīng)的改變,為以真實項目為載體的教學(xué)提供平臺。

(三)CPLD/FPGA課程實驗環(huán)境改革的必要性

可編程邏輯器件是可編程數(shù)字芯片,內(nèi)部由上百萬個邏輯門組成,通過編程可實現(xiàn)各種復(fù)雜邏輯運算、邏輯操作或時序控制,實現(xiàn)傳統(tǒng)數(shù)字電路難以實現(xiàn)的功能。電路體積大、功耗大、穩(wěn)定性差,產(chǎn)品的性能和質(zhì)量無法保證。

目前,市場上的CPLD/FPGA實驗開發(fā)板或?qū)嶒瀮x非常多,但價格高而且對實驗的開發(fā)不夠。高校使用的實驗儀一般都把CPLD/FPGA芯片下載與實驗儀固定組合在一起。這樣,雖然使用方便,但缺點也很明顯:使用的CPLD/FPGA芯片集成度較低,通常小于6000門級,難以進行較復(fù)雜的系統(tǒng)電路設(shè)計;使用的CPLD/FPGA芯片管腳數(shù)量有限,通常不超過84腳,容易出現(xiàn)芯片功能未用盡而I/O引腳已不夠使用的情況,不能適應(yīng)以項目為載體的教學(xué)模式;由于CPLD/FPGA芯片固定設(shè)計在實驗儀上面,用戶不能對CPLD/FPGA芯片進行更新與升級;某些實驗儀在設(shè)計上采用傳統(tǒng)接口,不便于學(xué)生攜帶與自主學(xué)習(xí)。

2008年初,通過對CPLD/FPGA實驗內(nèi)容、學(xué)生實驗效果以及實驗內(nèi)容與實際生產(chǎn)第一線的聯(lián)系程度的深入調(diào)查了解,我們確立了以項目教學(xué)為載體的CPLD/FPGA實驗儀研制應(yīng)堅持適用性、完整性、項目性的原則,使新設(shè)計的CPLD/FPGA實驗儀能夠成為教學(xué)、競賽和真實項目開發(fā)都能使用的多功能實驗設(shè)備。

CPLD/FPGA實驗儀研制內(nèi)容

大規(guī)模集成電路技術(shù)的進步使可編程邏輯器件的規(guī)模飛速發(fā)展,軟件設(shè)計手段進步也使得EDA設(shè)計工具不斷完善。高職院校更要研制適合以項目教學(xué)為載體的可編程邏輯器件實驗開發(fā)平臺,以滿足現(xiàn)代EDA技術(shù)的實踐教學(xué)、真實項目開發(fā)以及全國電子大賽的需要。試驗儀研究的主要內(nèi)容包括:通用擴展板設(shè)計、各種CPLD/FPGA器件的核心板設(shè)計及下載接口設(shè)計。該實驗儀的電路板如圖1所示。

(一)實驗板結(jié)構(gòu)設(shè)計

在設(shè)計方案上采用可裁剪結(jié)構(gòu),即由核心板和通用擴展板構(gòu)成,該種設(shè)計方案的下載頭在核心板上,下載口可以用并口也可以用USB口。這種CPLD/FPGA實驗儀,最顯著的特點是將CPLD/FPGA核心板與通用擴展板分開。用戶若要對CPLD/FPGA芯片進行更換或升級,只需更換核心板就可以了。實驗儀把芯片下載接口做在核心板上,避免了使用專用下載電纜,使實驗開發(fā)和教學(xué)活動更為方便簡潔,同時也降低了成本。CPLD/FPGA實驗儀還可以滿足以下要求:CPLD/FPGA下載板與實驗板分開;實驗板可支持2家以上國際知名CPLD/FPGA廠商的主流芯片;核心板要與通用擴展板配合使用,下載接口做在核心板上,根據(jù)不同的項目可選用不同的核心板進行編程,工作時不要求其他硬件條件;便于學(xué)生攜帶與自主學(xué)習(xí)。

(二)基于“項目教學(xué)”的通用擴展板設(shè)計

為了滿足以項目教學(xué)為載體的課程改革要求,研制的實驗儀要能完成所有的常規(guī)基礎(chǔ)實驗,并且可以完成這些項目的設(shè)計與實現(xiàn),具體包括:LED點陣顯示系統(tǒng)設(shè)計;電子琴設(shè)計;智能競賽搶答器設(shè)計;數(shù)字時鐘設(shè)計;交通信號燈控制器設(shè)計;串行通信設(shè)計;基于CPLD/FPGA的電子日歷設(shè)計等。

為了滿足項目教學(xué)的要求,通用擴展板上要配置多家公司的CPLD/FPGA器件外圍接口,方便學(xué)生在實驗箱上完成基本實驗、真實項目以及電子大賽訓(xùn)練項目的調(diào)試。通用擴展板的外圍接口設(shè)計主要包括:USB接口——供下載與從PC機取電,得到不同的芯片工作電壓,如3.3V、5V等;LCD字符液晶接口——可完成有關(guān)CPLD/FPGA控制字符顯示方面的實驗項目,提供豐富的設(shè)計資料和實驗教程;RS232接口——具有復(fù)用功能,PC機可以利用它與CPLD/FPGA通信,也可利用它與單片機通信,可用于電子大賽專題訓(xùn)練;LED小燈和鍵盤——LED分動態(tài)和靜態(tài)顯示,其中有8個LED與鍵盤綜合使用,可訓(xùn)練學(xué)生的編程能力;數(shù)碼管——為數(shù)字邏輯的基礎(chǔ)實驗和趣味性實驗提供輸出平臺,如數(shù)字時鐘、智能競賽搶答器、交通燈指示器等;LED點陣顯示屏——顯示簡單的字符和漢字;揚聲器——有豐富的音樂實例,如電子琴設(shè)計、音樂編制等:A/D器件及接口——ADC0809模數(shù)轉(zhuǎn)換電路接口;外擴接口——可與單片機聯(lián)接,進行通信和控制。

(三)核心板設(shè)計

核心板板卡采用通用四排插座,可兼容不同公司生產(chǎn)的CPLD/FPGA器件(Lattice、Xilinx、ALTERA等),采用靈活的硬接線和下載方式,主要包括:不同芯片的下載接口——CPLD/FPGA器件類型不同,下載信號及接口設(shè)計也不同,因而不同系列的芯片可采用JTAG(TDI、TDO、TMS、TCK、GND、VCC)或PS(MSEL0、MSEL1、nCE、DATA0、nCONFIG、CONE_ DONE、nSTATUS、DCLK)模式下載。CPLD/FPGA器件芯片接口——采用通用四排插座,可提供120多腳的擴展口,核心板上與四排擴展口連線設(shè)計時,必須與通用擴展板上的外圍接口擴展槽上的引腳相對應(yīng)。2Hz～50MHz標(biāo)準時鐘源接口——時鐘源電路模塊,提供不同頻率的時鐘源。

(四)下載接口設(shè)計

如上所述,目前CPLD/FPGA器件下載接口主要有JTAG模式和PS模式,這兩種下載接口的電路設(shè)計需要各信號引腳的上拉電阻及電容,主要用74HC244芯片實現(xiàn)信號緩存。該下載接口為并口下載,為了使用方便,在研發(fā)后期采用并口轉(zhuǎn)USB口實現(xiàn)下載。

CPLD/FPGA實驗儀應(yīng)用效果

鞏固硬件知識CPLD/FPGA實驗儀的硬件實行雙重開放。接線簡單的硬件對學(xué)生完全開放,所有連線都由學(xué)生自己完成,提高其實踐能力。接線復(fù)雜以及綜合項目的硬件,采用半開放式,學(xué)生只連接一部分電路,以降低出錯幾率。

進行多項實踐教學(xué)此實驗設(shè)備可完成基礎(chǔ)實驗、大學(xué)生電子競賽、綜合項目開發(fā)等任務(wù),主要功能有:D/A轉(zhuǎn)換、8*8L ED點陣顯示、鍵盤輸入、LCD液晶顯示、64k×8bit外部RAM存儲器、串行通信、4位LED動態(tài)供陽數(shù)碼管、LED七段數(shù)碼管靜態(tài)顯示、八位撥碼開關(guān)以及8個紅、黃、綠二極管小燈。

加強團隊協(xié)作CPLD/FPGA開發(fā)應(yīng)用課程,使學(xué)生掌握CPLD/FPGA的設(shè)計過程、設(shè)計方法及數(shù)字系統(tǒng),掌握Verilog語言的程序設(shè)計及 Quartus Ⅱ軟件應(yīng)用,使學(xué)生能夠利用CPLD/FPGA進行電子產(chǎn)品的設(shè)計與開發(fā)。在教學(xué)過程中,師生共同完成基礎(chǔ)實驗的設(shè)計,如邏輯電路設(shè)計和時序電路設(shè)計。在此基礎(chǔ)上,采用分組教學(xué),將學(xué)生每3人分成一組,進行綜合項目開發(fā)。在這些綜合項目開發(fā)過程中,要求小組成員分工協(xié)作,共同運行調(diào)試,反復(fù)修改,并最終完成可演示的產(chǎn)品,從而加強學(xué)生的團隊協(xié)作能力。

通過CPLD/FPGA實驗儀的研制開發(fā),教學(xué)效果顯著提高了,學(xué)生對實驗重視了,上課時的注意力集中了,學(xué)習(xí)興趣和積極性也提高了。學(xué)生反映CPLD/FPGA實驗儀的使用以及項目教學(xué)的開展,使以前抽象的概念變得容易理解,所有的項目均可以自己動手編程,編譯下載到實驗平臺上就可立即觀察到實驗現(xiàn)象,非常形象生動。教學(xué)內(nèi)容更加新穎而充實。CPLD/FPGA課程實驗平臺的研制,基本上滿足了當(dāng)前職業(yè)院校教學(xué)改革的兩個基本要求:第一,在實踐教學(xué)改革中,實驗設(shè)備必須根據(jù)學(xué)生的實際情況開發(fā)出特色,職業(yè)知識與技能并重。選取生產(chǎn)、生活中的實例,讓學(xué)生觀察、實驗、分析,在此基礎(chǔ)上增長學(xué)生的知識技能。第二,通過實驗設(shè)備的開發(fā)和研制激發(fā)學(xué)生的興趣,以開發(fā)學(xué)生智力、培養(yǎng)學(xué)生的創(chuàng)新能力為落腳點。

參考文獻:

[1]丁嘉.基于CPLD的開發(fā)板設(shè)計與實現(xiàn)[J].寧波大紅鷹職業(yè)技術(shù)學(xué)院學(xué)報,2006, (2).

[2]濮振華,李勇成.基于CPLD/FPGA的通信原理實踐教學(xué)的改進[J].科技信息,2008, (14).

[3]張杰.基于CPLD/FPGA的數(shù)字電路課程設(shè)計的研究[J].山東教育學(xué)院學(xué)報,2006, (6).

[4]趙紅梅,王召東.可編程邏輯器件FPGA與CPLD的發(fā)展與應(yīng)用一例[J].平頂山工學(xué)院學(xué)報,2005,14(4).

作者簡介:

聶章龍(1974—),男,安徽霍邱人,碩士,常州信息職業(yè)技術(shù)學(xué)院講師,研究方向為嵌入式系統(tǒng)、智能控制。

(本文責(zé)任編輯:洪雁)