摘要：以往的組合邏輯電路設(shè)計(jì)方法是通過(guò)化簡(jiǎn)邏輯表達(dá)式，，使其變成最簡(jiǎn)與或式即最簡(jiǎn)邏輯函數(shù)，再通過(guò)連接相應(yīng)的邏輯門(mén)電路即可實(shí)現(xiàn)所需的邏輯功能，但是這種利用最簡(jiǎn)與或式所實(shí)現(xiàn)的邏輯電路卻不一定是最簡(jiǎn)的邏輯電路，本文針對(duì)這種情況提出一種組合邏輯電路設(shè)計(jì)方法，通過(guò)實(shí)例的分析證明了這種設(shè)計(jì)方法實(shí)現(xiàn)的邏輯電路比使用最簡(jiǎn)邏輯函數(shù)實(shí)現(xiàn)的邏輯電路更為簡(jiǎn)單。

關(guān)鍵詞：邏輯函數(shù) 公共因子

0 引言

由于電子技術(shù)的飛速發(fā)展，帶動(dòng)了很多科技領(lǐng)域的巨變，目前由于集成電路的規(guī)模日益增大，每單位面積內(nèi)集成的電子元件數(shù)目也隨之增多，如何用最少的電子元件數(shù)目來(lái)完成必須的功能是控制集成電路成本的一個(gè)重要環(huán)節(jié)。而這種簡(jiǎn)化過(guò)程的探索是無(wú)止境的。本文目的在于討論出一種設(shè)計(jì)方法，以便用最少的電子元件數(shù)目來(lái)組成可以完成必須功能的電路，從而能有效的控制集成電路的成本，這對(duì)電路設(shè)計(jì)、集成電路的制造等方面的影響是無(wú)法估計(jì)的。

1 一般組合邏輯電路設(shè)計(jì)方法的分析

一般組合邏輯電路設(shè)計(jì)通常都是依據(jù)最簡(jiǎn)邏輯函數(shù)來(lái)進(jìn)行的，這種方法簡(jiǎn)單明了，容易很快得出邏輯電路圖，例如：有一最簡(jiǎn)邏輯式： 由此可以得到邏輯電路圖如圖1所示。

2 簡(jiǎn)化后的設(shè)計(jì)方法分析

通過(guò)對(duì)上式進(jìn)一步化簡(jiǎn)可以得到邏輯表達(dá)式：

由此可以得到邏輯電路圖如圖2所示。

對(duì)比兩圖不難發(fā)現(xiàn)圖2比圖1所使用的邏輯單元要少了三個(gè)門(mén)電路，并且圖1是三級(jí)輸出，圖2是兩級(jí)輸出。對(duì)于這樣簡(jiǎn)單的邏輯函數(shù)都有這樣顯著的變化，那么在更為復(fù)雜和龐大的組合電路中他的簡(jiǎn)化空間會(huì)更為客觀。通過(guò)大量例題分析驗(yàn)證，當(dāng)化簡(jiǎn)后的與或式中包含相同因子時(shí)，可以向上例一樣簡(jiǎn)化設(shè)計(jì)結(jié)構(gòu)，為了便于說(shuō)明，引入兩個(gè)概念：覆蓋率和公共因子。

2.1 公共因子：將化簡(jiǎn)所得的與或式中提出共有的因子，使其變成公共因子與所剩余項(xiàng)相成積的形式，我們可以用ZM表示。

由于邏輯函數(shù)是最簡(jiǎn)與或式，則有：

在S中找到M可以使非號(hào)減少

2.2 覆蓋率：

對(duì)于某最簡(jiǎn)與或式：

n對(duì)于Y來(lái)說(shuō)就是覆蓋率，可以看到n越小時(shí)非門(mén)使用的數(shù)量越少，并且公共因子的系數(shù)越龐大，與門(mén)使用的數(shù)量就越少，從而使整個(gè)電路的性價(jià)比提高了。

總之，通過(guò)以上例子的分析和比較可以證明邏輯表達(dá)式中含有公共因子的項(xiàng)越多，可以簡(jiǎn)化合并成與非項(xiàng)的就越多，實(shí)現(xiàn)邏輯電路時(shí)就會(huì)越簡(jiǎn)便，簡(jiǎn)單電路和復(fù)雜電路都遵循此規(guī)則。