摘 要：在介紹∑—Δ調(diào)制的基本原理基礎(chǔ)上，重點(diǎn)設(shè)計(jì)出一種調(diào)制器結(jié)構(gòu)，其特性適用于D類(lèi)功放。分析了該電路結(jié)構(gòu)特性對(duì)電路模塊設(shè)計(jì)的影響，給出了電路模塊的設(shè)計(jì)原則和指標(biāo)。該結(jié)構(gòu)最終測(cè)試結(jié)果為動(dòng)態(tài)范圍100 dB，信噪比90 dB，翻轉(zhuǎn)頻率400 kHz，總諧波失真0.008 4%。最后得到結(jié)論：在48 kHz，44.1 kHz采樣率下該設(shè)計(jì)功能達(dá)到了預(yù)期效果，足以滿足D類(lèi)放大器應(yīng)用。

關(guān)鍵詞：Sigma—Delta調(diào)制結(jié)構(gòu)；翻轉(zhuǎn)頻率；信噪比；D類(lèi)放大器

中圖分類(lèi)號(hào)：TN914 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004373X(2008)0317202

A Type of Sigma—Delta Modulation with High Order and One bit

Quantization Based on Class D Audio Ampliefier

LIU Huan1，ZHAO Jianming1，HU Xingwei2

(1.School of Micro—eletronic and Solid-electronic，University of Electronic Science and Technology of China，Chengdu，610054，China;

2.IPGoal Microelectronics Sichuan Co.Ltd.，Chengdu，610041，China)

Abstract：This paper introduces the theory of Sigma Delta modulate.Combining with the system requirement，this paper focuses on the discussion of design appropriate architecture based on the class D audio amplifier architecture，presents the design key of the circuit module.With an oversampling ratio of 64 and sampling frequency 48 kHz or 44.1 kHz，the modulator achieves a 100 dB dynamic range，a peak signal to noise of 90 dB，and a total harmonic distortion ratio of 0.0084%.

Keywords：Sigma—Delta modulator;pulse repetition frequency;signal to noise ratio;class D audio amplifier

∑Δ(Sigma—Delta Modulator，SDM)結(jié)構(gòu)是一種常用于音頻遍解碼的鑿聲整形結(jié)構(gòu)，其調(diào)制方法實(shí)質(zhì)上是Δ調(diào)制方法的一種變形。Δ調(diào)制的輸出是差分編碼，如果在輸入端對(duì)信號(hào)積分后再輸入到Δ調(diào)制器中，輸出便失去了差分編碼的性質(zhì)，同時(shí)克服了由于斜率過(guò)載帶來(lái)的限制，改善了Δ調(diào)制方法的缺點(diǎn)，這便是∑—Δ調(diào)制結(jié)構(gòu)。圖1是一階SDM調(diào)制結(jié)構(gòu)的結(jié)構(gòu)圖。

圖1 一階的SDM噪聲調(diào)制結(jié)構(gòu)

以上結(jié)構(gòu)一般以多階形式用于音頻算法結(jié)構(gòu)中，但是，CLASSD的最大優(yōu)勢(shì)在于用0/1電平驅(qū)動(dòng)H橋電路，這樣使得放大器不會(huì)在過(guò)渡中損失功率，理論上可達(dá)到100%，只是在實(shí)際中電平反轉(zhuǎn)MOS管開(kāi)閉會(huì)造成損失，所以要求PRF(Pulse Repetition Frequency)低。對(duì)于要求PRF遠(yuǎn)遠(yuǎn)小于一般SDM的CLASSD結(jié)構(gòu)來(lái)說(shuō)，單純的這樣不加處理是完全不行的。

世面上常用的方法是采用MUTI結(jié)構(gòu)對(duì)信號(hào)進(jìn)行多bit量化，減少量化誤差，因?yàn)槎啾忍氐牧炕g距小，在相同的過(guò)采樣率下可以有效地提高SDM的信噪比，因此這樣就可以降低過(guò)采，可以不使用常用的136/128/125過(guò)采，而使用64過(guò)采，這樣就可以得到滿足SNR要求(85 dB以上人耳基本聽(tīng)不出區(qū)別)的低PRF的SDM結(jié)構(gòu)。但是，多比特的量化后的處理包括熱力學(xué)編碼，動(dòng)態(tài)元素匹配/動(dòng)態(tài)權(quán)重均勻以及模擬累加等，將會(huì)犧牲太大的面積[CD2]單純的多比特?cái)?shù)字部分PR后的面積一般是單比特的兩倍以上。眾所周知，目前CLASSD的用處是一些輕便、隨身攜帶、低電量設(shè)備，這樣會(huì)導(dǎo)致總體面積增大，失去了便攜的優(yōu)勢(shì)。所以本文設(shè)計(jì)的是單bit量化的SDM結(jié)構(gòu)。

本設(shè)計(jì)中采用的是一種用于DA的7階前饋集加和型的SDM結(jié)構(gòu)。如圖2所示，首先對(duì)各個(gè)節(jié)點(diǎn)進(jìn)行設(shè)置參數(shù)：

該結(jié)構(gòu)采用了7階3前饋單bit量化，這樣7階保證了高SNR的存在，3前饋增加了系統(tǒng)函數(shù)的零點(diǎn)數(shù)，很好地抑制了累加溢出，使功率密度曲線上的噪聲幅度上拉的頻點(diǎn)后推，抑制了擺幅，保證了結(jié)構(gòu)的穩(wěn)定。

圖3是其在采樣頻率為48 000 Hz過(guò)采樣為128的條件下，輸入字長(zhǎng)21 b，采樣信號(hào)為10 kHz的正弦信號(hào)，量化輸出得到的PSD曲線。

圖2 未加任何處理的7階3前饋1比特的SDM結(jié)構(gòu)

從圖2中明顯可以看出在20 kHz內(nèi)動(dòng)態(tài)范圍為130 dB以上，計(jì)算得出SNR(Signal to Noise Ratio)約為116 dB。但是不做處理的SDM的輸出翻轉(zhuǎn)頻率竟高達(dá)3.372 0e+006 Hz，這顯然是不合要求的。

圖3 未加任何處理的7階3前饋

1 bit功率密度曲線

接下來(lái)，我們要考慮的是如何在單比特的基礎(chǔ)上保證音頻SNR并降低PRF。目前，降低PRF確實(shí)可行的方法有3種：

(1) 反饋中增加DFF。

(2) 采用動(dòng)態(tài)遲滯系數(shù)來(lái)控制量化參數(shù)。

(3) 采用BF(BIT—FLIPPING)結(jié)構(gòu)改善量化出的系數(shù)。

圖4是采用了(1)，(3)兩種方法處理后的SDM結(jié)構(gòu)。

圖4 添加了DFF與BF結(jié)構(gòu)的7階3前饋1 bit的SDM結(jié)構(gòu)

將得到的1 bit量化結(jié)果通過(guò)BIT—FLIP算法運(yùn)算，并且插入一個(gè)DFF后再進(jìn)行反饋。在這樣的結(jié)構(gòu)下，輸入采樣頻率為48 000 Hz，過(guò)采樣64，字長(zhǎng)21 b采樣信號(hào)為10 kHz的正弦信號(hào)得出的功率密度曲線如圖5所示。

由圖5可以看出在20 kHz內(nèi)動(dòng)態(tài)范圍為100 dB以上，計(jì)算得出SNR約為90 dB。重要是，通過(guò)在結(jié)構(gòu)中添加DFF以及BF結(jié)構(gòu)，在將OSR降到64的條件下，得到了理想中需要的PRF，其值約為400 kHz。在這種PRF下，可以保證CLASSD放大器的功效在90%以上，另外，90 dB的SNR也足以保障一般音頻解碼的音頻質(zhì)量。因此該設(shè)計(jì)成功地實(shí)現(xiàn)了基于CLASSD開(kāi)發(fā)的SDM結(jié)構(gòu)。

圖5 添加了DFF與BF結(jié)構(gòu)的7階3前饋1 bit功率密度曲線

該結(jié)構(gòu)是在四川登顛微電子有限公司內(nèi)設(shè)計(jì)的，筆者在Matlab上搭建了系統(tǒng)結(jié)構(gòu)并計(jì)算出系數(shù)，通過(guò)算法仿真之后用Verilog完成了整個(gè)DA流程RTL級(jí)代碼。在48 kHz及44.1 kHz采樣下通過(guò)驗(yàn)證之后又完成了后仿真。

參考文獻(xiàn)

[1]Magrath A J，Sandler M B A.Sigma—delta Modulator Topology with High Linearity[J].1997 IEEE Intemational Symposium on Circuits and Systems，1997:9—12.

[2]Magrath A J，Clark I G，Sandler M B.Design and Implementation of a FPGA Sigma—Delta Power DAC.Department of Electronic EngineeringKing′s College LondonStrand，London WC2R 2LS，UK.

[3]David Lamb，Gabriel Ménard，éric Vigeant.Design，Implementation and Performance Analysis of a Sigma—Delta Digital Audio Power Amplifier.

[4]Sanjit K Mitra.Digital Signal Processing a Computer-Based Approach Senond Edintion.Department of Electrical and Computer Engineering University of California，Santa Barbara.

[5]Tapani Ritoniemi，Teppo Karema and Hannu Tenhunen.Design of Stable High Order 1 b Sigma—Delta Modulators.Signal Processing Laboratory Tampere University of Technology P.O.Box 527，SF-33101 Tampere，F(xiàn)inland.

[6]Tai Haur Kuo，Member，Kuan Dar Chen，et al.Automatic Coefficients Design for High—Order Sigma—Delta Modulators[J].IEEE Transactions on Circuits and Systems—II:Analog and Digital Signal Processing，1999，46(1).

[7]Giuseppe Capponi，Patrizia Livreri，Giuseppe Di Blasi，et al.Digital Power Conversion System based on a Sigma-Delta Modulator Linear Model.Universita′ di Palermo，Dipartimento di Ingegneria Elettrica，Viale delle Scienze，90128 Palermo，ITALY STMicroelectronics，I.P.C.，Stradale Primosole，95121 Catania，Italy.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。