摘 要：隨著集成電路設(shè)計(jì)工藝的進(jìn)步，異步電路相對(duì)于同步電路的優(yōu)越性將越來越明顯，異步技術(shù)也將越來越成為研究的熱點(diǎn)，預(yù)計(jì)未來集成電路設(shè)計(jì)將會(huì)更多地采用異步技術(shù)。Petri網(wǎng)具有的一些特性非常適用于異步電路設(shè)計(jì)。通過采用petri網(wǎng)的一類子系統(tǒng)STG設(shè)計(jì)異步電路，并使用一個(gè)異步電路設(shè)計(jì)工具Petrify完成整個(gè)設(shè)計(jì)過程。

關(guān)鍵詞：集成電路;異步電路;petri網(wǎng);狀態(tài)轉(zhuǎn)移圖和Petrify

中圖分類號(hào)：TN710 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1601104

Design of Asynchronous Circuit Based on STG and Petrify

XIE Ye

(Electrical College，Jiangsu University，Zhenjiang，212013，China)

Abstract：With the advancement of design technics，the IC system will require asynchronous techniques in the future as the asynchronous method has more advantages than synchronous method.And the research of asynchronous technique is a hotspot.Asynchronous circuit design using Petri net is very effective because of the property of PN.The paper discusses the design of asynchronous circuit based on STG with the help of EDA tool petrify.

Keywords：integrated circuit;asynchronous circuit;petri net;STG and Petrify

1 引 言

隨著集成電路技術(shù)發(fā)展進(jìn)入深亞微米后，器件尺寸不斷縮小，單芯片的集成容量不斷擴(kuò)大，同步集成電路設(shè)計(jì)將面臨著在芯片中出現(xiàn)大量參數(shù)變異情況，因此不再能夠有效控制時(shí)鐘網(wǎng)絡(luò)中的延遲以及其他的一些全局信號(hào)。相對(duì)于同步電路，異步電路具有以下的一些優(yōu)良特性：無時(shí)鐘偏斜、平均性能代替了最差性能、消除了全局時(shí)鐘問題、良好的移植潛力、良好的環(huán)境適應(yīng)能力以及很強(qiáng)的互斥性等。據(jù)國際半導(dǎo)體技術(shù)委員會(huì)（International Technology Roadmap on Semiconductors）預(yù)測(cè)，在未來嵌入式系統(tǒng)和片上系統(tǒng)的設(shè)計(jì)將會(huì)越來越多的采用異步技術(shù)的設(shè)計(jì)方法^［1］。

異步電路設(shè)計(jì)方法的研究一直是業(yè)界和學(xué)術(shù)界的一個(gè)熱點(diǎn)，現(xiàn)在已經(jīng)提出了多種異步電路設(shè)計(jì)方法，在這些方法中有不少是采用petri網(wǎng)設(shè)計(jì)異步電路。因?yàn)閜etri網(wǎng)的一些內(nèi)在屬性使得它非常適合用于描述和分析并發(fā)系統(tǒng)，也就異步系統(tǒng)。Petri 網(wǎng)是常用于描述并發(fā)系統(tǒng)的一種形式化語言，非常適合表示系統(tǒng)內(nèi)部事件之間的并發(fā)性、選擇性和因果性。Petri網(wǎng)具有以下一些特性^［2］：

（1） 一種理解簡(jiǎn)單，使用方便的圖形表示法；

（2） 具有強(qiáng)大的模擬功能能夠在不同的抽象級(jí)對(duì)各種異步系統(tǒng)進(jìn)行行為級(jí)描述；

（3） 形式化的運(yùn)算語法能夠保證安全性及驗(yàn)證的正確性；

（4） 能夠從網(wǎng)模型直接對(duì)電路進(jìn)行綜合。Petri 網(wǎng)已經(jīng)廣泛地用于：設(shè)計(jì)和描述異步電路、操作系統(tǒng)和分布計(jì)算的資源分配、并發(fā)程序的分析、性能分析和時(shí)序驗(yàn)證以及高級(jí)電路設(shè)計(jì)中。

2 petri網(wǎng)和STG的基本定義^［3］

基本Petri網(wǎng)為四元組，N={P，T，F(xiàn)，M0}，其中P={P1，P2，…，Pm}為庫所集，T={t1，t2，…，tn}為變遷集，F(xiàn)（P×T）∪（T×P）為網(wǎng)的流關(guān)系，M0：P→{0，1}為初始標(biāo)識(shí)。記t={p∣（p，t）∈F}為變遷的前置集，t′={p∣（t ，p）∈F}為變遷的后置集。PN的庫所中可能含有托肯（token），變遷在一定條件下可以激活，若t在標(biāo)識(shí)M下是授權(quán)的，則t可激活，變遷激活后產(chǎn)生新的標(biāo)識(shí)M′，記作M［t>M0′。

petri 網(wǎng)是一族相關(guān)網(wǎng)模型的總稱，它并不是單個(gè)和已經(jīng)精確定義了的模型。通常會(huì)根據(jù)某些實(shí)際應(yīng)用情況給petri 網(wǎng)加上特定約束。信號(hào)轉(zhuǎn)移圖（Signal Transition Graph，STG）就屬于petri網(wǎng)的一種約束類，STG是常用于描述異步電路行為特性的一類petri網(wǎng)， 它是一種1有界petri 網(wǎng)，只允許簡(jiǎn)單的輸入選擇。一個(gè)STG是一個(gè)三元方程組G=（N，Y，λ），N=（P，E，F(xiàn)，m0）表示的是一個(gè)PN；Y是一個(gè)非空的二進(jìn)制信號(hào)組，λ：E→Y×{+，-，～}。y.+（y.-）表示信號(hào)y的上升沿（下降沿）（在4相信號(hào)中），而y.~表示y的一個(gè)信號(hào)跳變（在兩相信號(hào)中）。因此，STG就是一個(gè)由二進(jìn)制跳變標(biāo)識(shí)PN的事件集合。

STG是具有以下這些特性的一類petri 網(wǎng):

(1) 輸入自由選擇：多個(gè)輸入的選擇必須只能由互斥輸入控制；

(2) 1有界：每個(gè)庫所中托肯數(shù)量不超過1；

(3) 活性：必須保證STG不會(huì)進(jìn)入死鎖狀態(tài)；

描述速度無關(guān)電路的一個(gè)STG必須具備以下一些特性:

(4) 一致狀態(tài)賦值：在STG的任何執(zhí)行過程中某個(gè)信號(hào)的跳變必須嚴(yán)格的在+和-之間進(jìn)行；

(5) 持續(xù)性：如果某個(gè)信號(hào)跳變處于使能狀態(tài)，則必須保證它會(huì)激發(fā)，即這個(gè)信號(hào)跳變不會(huì)因?yàn)閯e的信號(hào)跳變而變成不使能；

要使STG能夠進(jìn)行綜合，則還必須具備以下這個(gè)特性：

(6) 完全狀態(tài)編碼（CSC）：在STG中不允許2個(gè)或2個(gè)以上的不同標(biāo)識(shí)具有相同的信號(hào)值。否則還必須引入額外的狀態(tài)變量，使不同的標(biāo)識(shí)對(duì)應(yīng)不同的狀態(tài)。

3 STG描述電路的基本模塊

STG基本可以用于描述各種復(fù)雜度異步電路的行為特性，但這些電路一般都是由以下4個(gè)基本構(gòu)造塊（fork，join，choice和merge）按照一定的組合方式實(shí)現(xiàn)。圖1所示的是4個(gè)常用的構(gòu)造塊。圖2所示的是一些基本門電路的PN模型。

圖1 fork，join，choice和merge的Petri網(wǎng)描述常用的一些基本門電路對(duì)應(yīng)的PN模型如圖2所示^［4］。

圖3所示的由fork，join，choice和merge構(gòu)成的一個(gè)PN的例子。從圖3中可知，庫所P1是一個(gè)選擇庫所（choice），它既可以通過變遷T1把托肯傳送到庫所P2，P3和P4中去也可以通過變遷T6把托肯傳送給庫所P9。當(dāng)托肯傳給庫所P2，P3和P4后，接著通過變遷T2，T3和T4在分別把其中的托肯傳給庫所P5，P6和P7，然后一個(gè)變遷T5（Join），再把托肯傳給庫所P8；當(dāng)遷T6把托肯傳送給庫所P9后經(jīng)過T7然后把托肯傳給庫所P8。再經(jīng)過一個(gè)Merge，經(jīng)過變遷T8后把P8中的托肯傳給P1。

圖2 基本門電路的PN模型圖3 由基本構(gòu)造塊構(gòu)成的一個(gè)PN模型圖3由基本構(gòu)造塊構(gòu)成的一個(gè)PN模型由這些基本模塊再加上一些其他的控制單元可以用于描述絕大部分的異步電路。用Petri網(wǎng)對(duì)電路進(jìn)行描述后則可以通過一些相應(yīng)的綜合工具把描述轉(zhuǎn)化成電路實(shí)現(xiàn)。

4 通過petrify來實(shí)現(xiàn)一個(gè)2位緩沖器電路

4.1 STG的綜合步驟

對(duì)電路的綜合是異步電路設(shè)計(jì)過程中最重要也最為復(fù)雜。采用STG描述電路后通過對(duì)其進(jìn)行綜合得出電路的實(shí)現(xiàn)。綜合過程主要由以下幾個(gè)步驟構(gòu)成^［5］：

（1） 采用STG準(zhǔn)確描述電路的行為特性以及它的（虛擬）外部環(huán)境。

（2） 檢驗(yàn)所得到的STG是否滿足以下條件：1有限、一致狀態(tài)賦值、活性、僅輸入自由選擇且受控選擇、持續(xù)性以及完全狀態(tài)編碼（CSC）。

（3） 選擇一個(gè)實(shí)現(xiàn)模塊并且計(jì)算每個(gè)變量所對(duì)應(yīng)的布爾表達(dá)式，如果采用的是狀態(tài)保持元件則相應(yīng)的要計(jì)算置位復(fù)位功能的布爾表達(dá)式。

（4） 計(jì)算出所采用的實(shí)現(xiàn)模塊的布爾表達(dá)式。

（5） 手工修改實(shí)現(xiàn)，如通過一個(gè)確定的復(fù)位信號(hào)或初始化信號(hào)可以強(qiáng)制使電路進(jìn)入一個(gè)期望的初始狀態(tài)。

（6） 把設(shè)計(jì)輸入到CAD工具進(jìn)行仿真且對(duì)電路（或者是由電路組成的系統(tǒng)）進(jìn)行布局布線。

由于要得到電路狀態(tài)必須要知道電路中所有信號(hào)值大小，因此綜合過程中的計(jì)算就可能會(huì)非常復(fù)雜，即使是很小的電路其計(jì)算量也可能會(huì)很大。所以一般都需要采用專門的EDA工具完成這個(gè)步驟，在這采用工具Petrify來完成綜合過程。

4.2 用Petrify實(shí)現(xiàn)一個(gè)2位緩沖器

Petrify是一個(gè)用于綜合有限petri網(wǎng)和邏輯綜合異步控制器的設(shè)計(jì)工具。Petrify主要是可以對(duì)petri 網(wǎng)進(jìn)行操作以及從STGs描述得到綜合速度獨(dú)立 (speedindependent， SI)控制電路，它是一個(gè)公開的工具。

petrify可以解釋petri網(wǎng)成一個(gè)信號(hào)轉(zhuǎn)移圖(STG)，此時(shí)事件是用數(shù)字信號(hào)的上升/下降跳變來表示。從STG開始，Petrify通過狀態(tài)編碼、邏輯綜合、邏輯分解和工藝映射到門元件庫等幾個(gè)步驟可以綜合成一個(gè)電路。在設(shè)計(jì)過程中還可以對(duì)要進(jìn)行綜合的petri網(wǎng)加上一些所需要的特性（如自由選擇、惟一選擇、純petri 網(wǎng)和狀態(tài)機(jī)分解等）。Petrify也可以由設(shè)計(jì)者或工具自動(dòng)生成的時(shí)序假設(shè)條件對(duì)電路進(jìn)行綜合。

下面將用petrify實(shí)現(xiàn)一個(gè)簡(jiǎn)單的電路，用握手協(xié)議實(shí)現(xiàn)一個(gè)2位緩沖器電路。圖4所示是這個(gè)電路的STG圖和輸入到petrify中的文本描述。

圖4 2位緩沖器電路的STG和文本輸入描述把電路的文本描述輸入到petrify工具中，對(duì)其進(jìn)行綜合。首先petrify會(huì)判斷STG描述是否滿足CSC的條件，即STG中不允許2個(gè)或2個(gè)以上的不同標(biāo)識(shí)具有相同的信號(hào)值。如果不滿足這個(gè)條件，Petrify會(huì)自動(dòng)的插入一些變量來使解決這個(gè)問題。以下所示便是petrify運(yùn)行后的結(jié)果：

\\#./petrify/usr/soft/examples_petrify/buf_2.g

State coding conflicts for signal a

State coding conflicts for signal b

The STG has no CSC.

Adding state signal:csc0

State coding conflicts for signal a

State coding conflicts for signal csc0

The STG has no CSC.

Adding state signal:csc1

State coding coflicts for signal a

State coding conflicts for signal csc0

The STG has no CSC.

Adding state signal:csc2

The STG has CSC.

由上可知，這個(gè)電路的在綜合過程中，petrify首先提示信號(hào)a和信號(hào)b中出現(xiàn)了狀態(tài)編碼沖突問題，通過插入狀態(tài)信號(hào)變量csc0，csc1和csc2達(dá)到CSC的要求。

在綜合開始時(shí)設(shè)計(jì)者可以根據(jù)自己的需要選擇不同電路實(shí)現(xiàn)方式：包括使用復(fù)雜門實(shí)現(xiàn)、標(biāo)準(zhǔn)C元實(shí)現(xiàn)和普通C元實(shí)現(xiàn)等多種方式。一旦選擇了某種實(shí)現(xiàn)方式后，Petrify便可得出相應(yīng)變量的布爾表達(dá)式。以下將給出這個(gè)2位緩沖器的普通C元實(shí)現(xiàn)和復(fù)雜門實(shí)現(xiàn)這2種方式。

4.2.1 兩位緩沖器的普通C元實(shí)現(xiàn)方式

C元是異步電路實(shí)現(xiàn)的一個(gè)最基本的元件，廣泛用于異步電路中。它包括普通C元和標(biāo)準(zhǔn)C元等。

\\# more buf_2.gcnout.eqn

#EQN file for model buf_2

#Generated by./petrify 4.2(compiled 150ct03 at 3:06 PM)

#Outputs be tween brackets\"\\\"indicate a feedback to input \"out\"

#Estimated area=27.00

INORDER=a b csc0 csc1 csc2;

OUTORDER=\\ \\ \\ \\ \\;

\\=csc0′ csc2+csc1′;

\\=csc0′;

\\=csc1 csc2;

\\=a csc0′ csc2;

\\=b csc1′ csc2;

\\=csc2(\\+csc0)+csc0\\;#mappable onto gC

\\=a(\\+csc1)+csc1\\;#mappable onto gC

\\=b(\\+csc1)+csc2\\;#mappable onto gC

從petrify中得出的結(jié)果可以看到各個(gè)變量的布爾表達(dá)式（［a］=csc0′csc2+csc1′，［b］=csc0′）以及插入的狀態(tài)變量csc0，csc1和csc2的值，同時(shí)還估計(jì)出電路的面積為27個(gè)單位

4.2.2 兩位緩沖器的復(fù)雜們實(shí)現(xiàn)

復(fù)雜門實(shí)現(xiàn)是指電路不是由基本的門元件組合來實(shí)現(xiàn)而是采用一個(gè)復(fù)雜門實(shí)現(xiàn)。

#EQN file for model buf_2

#Generated by./petrify 4.2(compiled 15Oct03 at 3:06 PM)

#Outputs between brackets\"\\\"indicate a feedback to input \"out\"

#Estimated ared=14.00

INORDER=a b csc0 csc1 csc2;

OUTORDER=\\ \\ \\ \\ \\;

\\=csc0′ csc2+csc1′;

\\=csc0′;

\\=csc2(csc0+csc1);

\\=a(csc0′ csc2+csc1);

\\=b(csc2+csc1′)

可以看出，采用不同的實(shí)現(xiàn)方式得出的結(jié)果也存在很大的不同，此時(shí)電路的中雖然變量a和b的布爾表達(dá)式是相同但實(shí)現(xiàn)過程完成不一樣，而且插入的變量csc0，csc1和csc2的值也與前面那種實(shí)現(xiàn)方式不同；還可以看出估計(jì)的實(shí)現(xiàn)電路面積為14個(gè)單位，這大大小于普通C元實(shí)現(xiàn)方式。以上所示的是2位緩沖器的2種實(shí)現(xiàn)方式，設(shè)計(jì)者還可以選擇其他的實(shí)現(xiàn)方式，或者建立自己的元件庫，而通過調(diào)用元件庫中實(shí)現(xiàn)電路。以上只是實(shí)現(xiàn)一個(gè)簡(jiǎn)單的例子，petrify還可以設(shè)計(jì)更為復(fù)雜的異步電路。

5 結(jié) 語

隨著集成電路設(shè)計(jì)的發(fā)展，電路的規(guī)模越來越大，傳統(tǒng)的同步技術(shù)將不能滿足系統(tǒng)設(shè)計(jì)的要求，預(yù)計(jì)未來的系統(tǒng)設(shè)計(jì)將越來越多地采用異步技術(shù)。Petri網(wǎng)由于其內(nèi)在的特性，非常適合用于異步電路設(shè)計(jì)的多個(gè)步驟中，也必將是異步電路設(shè)計(jì)方法研究的一個(gè)熱點(diǎn)方向。

參 考 文 獻(xiàn)

［1］Alain J Martin，Mika Nystrom.Asynchronous Techniques for SystemonChip Design［J］.Proceeding of the IEEE，2006，94(6):1 0891 090.

［2］Yakovlev A，Semenov A.Petrinet and Asynchronous Circuit Design.The Institution of Electrical Engineers，1996.

［3］R.大衛(wèi)，H.奧蘭.佩特利網(wǎng)和邏輯控制器圖形表示工具（GRAFACE）\\.黃建文，趙不賄，譯.北京:電子工業(yè)出版社，1996.

［4］司玉娟，王萬樹.時(shí)序邏輯電路的petri網(wǎng)分析方法\\.計(jì)算機(jī)學(xué)報(bào)，1996，19(7):492494.

［5］Jens Sparso，Steve Furber.Principles of Asynchronous Circuit DesignA System Perspective\\.Kluwer Academic Publishers，2001.

［6］祝習(xí)兵，胡健生，黃金志，等.基于CPLD的基本Petri網(wǎng)系統(tǒng)的硬件實(shí)現(xiàn)\\.現(xiàn)代電子技術(shù)，2004，27(3):102105.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文