摘 要：隨著雷達(dá)數(shù)據(jù)和信號(hào)處理需求的不斷攀升，傳統(tǒng)雷達(dá)數(shù)字處理系統(tǒng)的處理能力己漸顯不足，因此有必要提高系統(tǒng)中每個(gè)處理單元的處理能力。鑒于此，設(shè)計(jì)一種基于CPCI標(biāo)準(zhǔn)總線和雙PowerPC 7447A高性能處理器的通用處理單元硬件平臺(tái)，并對(duì)部分功能單元的設(shè)計(jì)進(jìn)行描述。硬件平臺(tái)由雙處理節(jié)點(diǎn)、雙PMC接口和CPCI總線接口等組成，本地互連采用PCI總線，對(duì)外采用CPCI總線。該平臺(tái)具有數(shù)據(jù)處理能力強(qiáng)、功能擴(kuò)展性強(qiáng)、通用性強(qiáng)、維護(hù)方便等特點(diǎn)，有較高的應(yīng)用價(jià)值。

關(guān)鍵詞：PowerPC G4；非對(duì)稱多重處理；全對(duì)稱多重處理；單指令多數(shù)據(jù)；精簡(jiǎn)指令集計(jì)算機(jī)

中圖分類號(hào)：TP368.4文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2008)24-009-05

Hardware Design of Embedded System Based on Dual PowerPC 7447A Processor

ZHANG Zhonghua1，2

(1.School of Electrical and Information Engineering，Shanghai Jiaotong University，Shanghai，200030，China;

2.Radar and Avionics Institute of AVIC，Wuxi，214063，China)

Abstract：With the continuous requirement of the capability of data processing and signal processing in radar system，the capability of the traditional radar digital processing system is lacking gradually，so it is necessary to improve the capability of each unit.According to this，the paper proposes hardware design of an embedded system based on CPCI bus and dual PowerPC 7447A CPUs and describes some functional units.The hardware is made up of dual processing nodes，dual PMC interfaces and CPCI bus.It adopts PCI bus in the module and CPCI bus between the modules.It shows the characteristics of powerful processing capability，powerful developing function，great generality and convenient maintenance.It also has high application value.

Keywords：PowerPC G4;asymmetric multi-processing;symmetric multi-processing;single instruction multi-data;reduced instruction set computer

隨著新一代戰(zhàn)機(jī)的出現(xiàn)和戰(zhàn)技指標(biāo)需求的不斷攀升，機(jī)載雷達(dá)作為航空電子產(chǎn)品中的重要一員， 其功能和性能也要得到不斷的完善和提高，但同時(shí)其重量和體積卻要不斷削減，以滿足載機(jī)的作戰(zhàn)需求。機(jī)載雷達(dá)的這種發(fā)展趨勢(shì)給設(shè)計(jì)者帶來(lái)了一定的困難，就其數(shù)字處理系統(tǒng)而言，功能的完備和性能的提高帶來(lái)了大量數(shù)據(jù)的處理需求，增大數(shù)字處理系統(tǒng)的吞吐率和提高其處理能力成為要解決的首要問(wèn)題，在體積重量相對(duì)縮減的前提下，完成高性能相關(guān)硬件的設(shè)計(jì)是設(shè)計(jì)者所面臨的前所未有的挑戰(zhàn)。

在目前的多功能雷達(dá)數(shù)字處理系統(tǒng)硬件設(shè)計(jì)中，通常采用Intel80x86，AMD5x86和PowerPC系列處理器作為數(shù)據(jù)處理的核心處理器，AD公司和TI公司的DSP處理器作為信號(hào)處理的核心處理器。這種兩類處理器共存的構(gòu)架在提高了雷達(dá)性能的同時(shí)也帶來(lái)了較大的問(wèn)題：由于多方面原因，大多數(shù)雷達(dá)仍舊采用低性能的處理器作為核心處理器，對(duì)于功能的增減，通過(guò)增減相關(guān)處理模塊來(lái)解決，隨之而來(lái)的是系統(tǒng)的笨重，硬件界線明顯，體積和重量龐大，開(kāi)發(fā)環(huán)境和調(diào)試手段繁瑣復(fù)雜，研制周期長(zhǎng)，維護(hù)困難；另外，由于內(nèi)部通信效率低，雖然有些處理器內(nèi)核運(yùn)算速度快但數(shù)據(jù)吞吐量有限，影響性能指標(biāo)的提高。

鑒于以上問(wèn)題，本文設(shè)計(jì)一種基于CPCI標(biāo)準(zhǔn)總線和2個(gè)PowerPC G4 高性能處理器MPC7447A的、采用非對(duì)稱多重處理（ASMP）結(jié)構(gòu)的通用嵌入式系統(tǒng)硬件平臺(tái)，提高了單個(gè)處理單元的數(shù)據(jù)處理和吞吐能力，為快速構(gòu)建和擴(kuò)展多功能處理和通信系統(tǒng)縮短了研發(fā)周期，達(dá)到了系統(tǒng)緊湊高效、性能穩(wěn)定可靠、擴(kuò)展和維護(hù)方便快捷的目的。

1 系統(tǒng)概述

本文所描述的硬件平臺(tái)基于PowerPC G4處理器技術(shù)，采用高性能的MPC7447A處理器和MV64640北橋控制器，通過(guò)Altivec矢量處理技術(shù)和高速PCI總線互連技術(shù)，提供一個(gè)具有高速傳輸能力和高性能處理能力的硬件平臺(tái)。

本硬件平臺(tái)采用非對(duì)稱多重處理（ASMP）結(jié)構(gòu)設(shè)計(jì)，在單個(gè)模塊中實(shí)現(xiàn)了2個(gè)分別進(jìn)行高速數(shù)據(jù)處理的處理節(jié)點(diǎn)；利用互連的高速PCI總線，兩個(gè)處理器可以互相通信和同步。當(dāng)然，在多個(gè)這種模塊間則可通過(guò)PMC子卡提供的高速串行接口進(jìn)行高速數(shù)據(jù)交換，來(lái)方便地構(gòu)建一個(gè)由多處理模塊組成的級(jí)聯(lián)或并行處理系統(tǒng)。

在本設(shè)計(jì)中，每個(gè)處理節(jié)點(diǎn)擁有獨(dú)立的總線控制器、主存儲(chǔ)器、FLASH存儲(chǔ)器、以太網(wǎng)口、串行接口等多種通信接口和中斷控制器等處理器外圍電路。系統(tǒng)功能框圖如圖1所示。

2 設(shè)計(jì)與實(shí)現(xiàn)

2.1 PowerPC 7447A處理器性能簡(jiǎn)介

PowerPC 7447A是Freescale公司推出的一款基于PowerPC G4技術(shù)的32 b高性能、低功耗超標(biāo)量精簡(jiǎn)指令集計(jì)算機(jī)處理器，每個(gè)周期內(nèi)可向11個(gè)獨(dú)立的執(zhí)行單元發(fā)送4個(gè)指令，在64 kB一級(jí)和512 kB二級(jí)Cache、全對(duì)稱多重處理技術(shù)（SMP）、133/166 MHz 64 b總線接口和包含128 b執(zhí)行指令的摩托羅拉領(lǐng)先的AltiVec單指令多數(shù)據(jù)（SIMD）矢量技術(shù)的支持下，可以完成高帶寬數(shù)據(jù)處理和大密集度算法計(jì)算，當(dāng)其內(nèi)核主頻工作在1 167 MHz時(shí)，功耗不超過(guò)10 W，是一款具有超群性能和極低功耗的高效能處理器。

2.2 Marvell Discovery Ⅲ MV64460北橋性能簡(jiǎn)介

MV64460北橋是Marvell公司推出的一款支持PowerPC CPU的高性能多總線接口的工業(yè)級(jí)主橋控制器，基于其高性能的CROSSBAR交換構(gòu)架，提供端口間的任意互連，并在MPX和60x總線模式下支持雙處理器全對(duì)稱多重處理（SMP）技術(shù)，通過(guò)集成多種獨(dú)立的接口引擎來(lái)優(yōu)化處理器對(duì)外設(shè)的訪問(wèn)頻次。主要性能指標(biāo)如下：

(1) 主頻133/200 MHz，CROSSBAR機(jī)構(gòu)可提供100 Gb/s數(shù)據(jù)吞吐量；

(2) 總線接口：1個(gè)64 b 200 MHz處理器接口、1個(gè)72 b 200 MHz DDR SDRAM接口、1個(gè)32 b 133 MHz外設(shè)接口和2個(gè)PCI/PCI-X接口；

(3) 集成外設(shè)和控制器： 2 MB SRAM存儲(chǔ)器、3個(gè)千兆以太網(wǎng)MAC控制器、2個(gè)多協(xié)議串行控制器、2個(gè)XOR DMA引擎和4個(gè)IDMA引擎。

2.3 處理節(jié)點(diǎn)設(shè)計(jì)

本硬件平臺(tái)提供2個(gè)高性能處理節(jié)點(diǎn)(Node A，Node B)，主要完成對(duì)數(shù)據(jù)的訪問(wèn)和處理，是本硬件平臺(tái)的數(shù)據(jù)計(jì)算和交換中心。節(jié)點(diǎn)間通過(guò)66/133 MHz 64 b PCI/PCI-X總線互連，每個(gè)處理節(jié)點(diǎn)包括1個(gè)MPC7447A處理器，1個(gè)MV64460總線控制器，1 GB DDR SDRAM，256 MB FLASH和16 MB系統(tǒng)啟動(dòng)備份FLASH，其中Node A為主處理節(jié)點(diǎn)，還配備有128 kB NvRAM和RTC。主處理器節(jié)點(diǎn)（Node A）原理框圖如圖2所示。

MV64460控制器作為處理節(jié)點(diǎn)的通信控制中心，為系統(tǒng)提供了豐富的控制器接口：2個(gè)PCI/PCI-X總線設(shè)總線（Device Bus）接口、4個(gè)DMA控制器、2個(gè)XOR DMA控制器和1個(gè)可編程仲裁控制器等。設(shè)計(jì)中，外設(shè)總線（Device Bus）連接到OBC（On Board Controller），用于對(duì)FLASH，NvRAM，RTC、中斷控制器等的邏輯控制；通過(guò)可編程仲裁控制器，可以對(duì)本地DDR SDRAM進(jìn)行訪問(wèn)的各個(gè)設(shè)備的訪問(wèn)優(yōu)先級(jí)進(jìn)行調(diào)整，使對(duì)存儲(chǔ)器的使用達(dá)到最優(yōu)化；利用DMA控制器，可以在任意兩個(gè)接口設(shè)備之間實(shí)現(xiàn)數(shù)據(jù)傳輸；使用XOR DMA控制器，則可以從最多8個(gè)源設(shè)備讀取數(shù)據(jù)，進(jìn)行位異或操作后將結(jié)果寫(xiě)入目標(biāo)設(shè)備。

另外，節(jié)點(diǎn)間互連的高速PCI/PCI-X總線，是PCI設(shè)備之間的直接互連，不借助于任何PCI-PCI橋設(shè)備，只需要1次PCI總線仲裁，所以數(shù)據(jù)傳輸?shù)难訒r(shí)非常小，從而很好地平衡了節(jié)點(diǎn)的處理能力和通信能力。

2.4 存儲(chǔ)器單元設(shè)計(jì)

本單元包括DDR SDRAM，F(xiàn)LASH，NvRAM的設(shè)計(jì)。FLASH和NvRAM存儲(chǔ)單元原理框圖見(jiàn)圖３。

(1) DDR SDRAM

每個(gè)處理節(jié)點(diǎn)包括1 GB DDR SDRAM，帶有ECC錯(cuò)誤校驗(yàn)功能，工作時(shí)鐘為133 MHz，由于為雙數(shù)據(jù)率存儲(chǔ)器，其最大傳輸率可達(dá)17 Gb/s，每次突發(fā)傳輸可達(dá)128 B；SDRAM被配置為2個(gè)區(qū)，每區(qū)512 MB，可以被MV64460上的任何接口進(jìn)行訪問(wèn)，在可編程控制器的控制下，可以被本地CPU總線和PCI總線直接訪問(wèn)，最多支持8頁(yè)SDRAM頁(yè)打開(kāi)功能。

本設(shè)計(jì)采用Micron公司的DDR266 SDRAM MT46V64M16芯片，單片存儲(chǔ)量為1 Gb，由于單芯片的數(shù)據(jù)寬度選擇為16位，因此需要4片并聯(lián)以構(gòu)成64位數(shù)據(jù)總線。

(2) FLASH

每個(gè)處理節(jié)點(diǎn)包括256 MB應(yīng)用程序FLASH存儲(chǔ)器和16 MB系統(tǒng)啟動(dòng)備份FLASH存儲(chǔ)器，都連接于外設(shè)總線（Device Bus）上，可進(jìn)行字節(jié)、半字、字的讀操作和對(duì)齊字的寫(xiě)操作。所有FLASH分成3個(gè)區(qū)，應(yīng)用程序FLASH分為2個(gè)區(qū)，每個(gè)區(qū)128 MB，共使用4片AMD公司的 S29GL512N芯片實(shí)現(xiàn)；系統(tǒng)啟動(dòng)備份FLASH存儲(chǔ)器獨(dú)占1個(gè)區(qū)，使用1片AMD公司的 AM29PDL128G芯片實(shí)現(xiàn)，用于系統(tǒng)在從應(yīng)用程序區(qū)啟動(dòng)失敗后的系統(tǒng)維護(hù)，該區(qū)的使用與否通過(guò)跳線或接插件上相應(yīng)管腳進(jìn)行設(shè)置。本設(shè)計(jì)中FLASH的典型可重寫(xiě)次數(shù)為100 000次，典型數(shù)據(jù)保持時(shí)間為20年。為了保證數(shù)據(jù)安全，可以通過(guò)FPGA控制，對(duì)FLASH進(jìn)行寫(xiě)保護(hù)。

(3) NvRAM

在主處理器節(jié)點(diǎn)（Node A）上提供128 kB數(shù)據(jù)寬度為8 b的自動(dòng)存儲(chǔ)非易失存儲(chǔ)器，由1顆Simtek公司的STK14CA8芯片組成。該存儲(chǔ)器連接于外設(shè)總線（Device Bus）上，可進(jìn)行無(wú)限次讀寫(xiě)訪問(wèn)，在系統(tǒng)電源故障時(shí)，其通過(guò)內(nèi)部的電容網(wǎng)絡(luò)來(lái)保護(hù)快速SRAM中的數(shù)據(jù)不丟失；在系統(tǒng)電源恢復(fù)時(shí)，保存的重要數(shù)據(jù)自動(dòng)被系統(tǒng)調(diào)用。另外，通過(guò)軟件控制，也可以調(diào)整該存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)和讀出周期數(shù)。在本設(shè)計(jì)中，還采取寫(xiě)保護(hù)位和寫(xiě)保護(hù)跳線2種方式來(lái)保護(hù)其存儲(chǔ)的數(shù)據(jù)。

2.5 本地PCI總線單元設(shè)計(jì)

本單元主要包括PCI本地總線、PCI-cPCI橋和PMC接口的設(shè)計(jì)。

(1) PCI本地總線

平臺(tái)中設(shè)計(jì)了3個(gè)本地PCI總線，均通過(guò)MV64460控制器的PCI橋進(jìn)行互連和訪問(wèn)控制，其工作速率和類型為66/133 MHz 64 b PCI/PCI-X總線，拓?fù)湫问饺鐖D1所示：主處理器節(jié)點(diǎn)（Node A）中的第一個(gè)PCI接口連接cPCI橋，第二個(gè)PCI接口連接PMC1接口和從處理器節(jié)點(diǎn)（Node B）中的第二個(gè)PCI接口；從處理器節(jié)點(diǎn)（Node B）中的第一個(gè)PCI接口連接PMC2接口。

在本設(shè)計(jì)中，對(duì)PCI總線號(hào)的分配采用靜態(tài)和動(dòng)態(tài)相結(jié)合的方式，3個(gè)本地PCI總線中每一個(gè)PCI總線都被指定了一段總線號(hào)，而在每一個(gè)PCI總線上擴(kuò)展的其他PCI總線，將采用動(dòng)態(tài)分配總線號(hào)的形式，分配預(yù)定總線號(hào)段中的1個(gè)。在系統(tǒng)復(fù)位后，系統(tǒng)會(huì)啟動(dòng)代碼自動(dòng)枚舉PCI設(shè)備，并將PCI總線號(hào)配置給每個(gè)PCI設(shè)備。

(2) PCI-cPCI橋

平臺(tái)提供66 MHz 64 b CompactPCI接口，采用PCI6540芯片實(shí)現(xiàn)系統(tǒng)PCI-X總線到PCI總線的擴(kuò)展，設(shè)計(jì)中配置PCI6540芯片工作在Universal工作模式，在無(wú)需硬件配置的情況下，當(dāng)模塊插入到cPCI總線的系統(tǒng)槽或外設(shè)槽時(shí)，可自適應(yīng)系統(tǒng)槽和外設(shè)槽。并且在系統(tǒng)槽中時(shí)，該芯片配置自己工作在透明模式，為系統(tǒng)提供電氣上的隔離，以便多個(gè)66 MHz 64 b的PCI外設(shè)添加到PCI-X插槽中；在外設(shè)槽時(shí)，該芯片配置自己工作在非透明模式，為系統(tǒng)提供尋址和電氣上的隔離，以便創(chuàng)建多處理器系統(tǒng)。另外，PCI6540芯片還支持異步工作方式，以便芯片兩邊的端口工作在不同的時(shí)鐘域內(nèi)，不會(huì)因同步慢速設(shè)備而降低快速設(shè)備的工作效率，以獲得更高工作效能。

(3) PMC接口

本平臺(tái)可同時(shí)安裝2個(gè)PMC子卡，以達(dá)到迅速擴(kuò)展系統(tǒng)功能的目的。2接口均支持66/133 MHz 64 b PCI/PCI-X接口標(biāo)準(zhǔn)，傳輸速度峰值可達(dá)1 GB/s，以支持?jǐn)?shù)據(jù)傳輸率較大的光纖、顯卡等高速設(shè)備。設(shè)計(jì)中PMC接口均被映射到每一個(gè)處理節(jié)點(diǎn)，以使每個(gè)處理節(jié)點(diǎn)都能從PMC接口上獲得高速數(shù)據(jù)交換。每一個(gè)PMC接口提供4個(gè)PCI中斷源，通過(guò)OBC控制，用戶可以指定任意一個(gè)處理節(jié)點(diǎn)對(duì)任意一個(gè)中斷源進(jìn)行處理。

另外，在布線上考慮到通用性，2個(gè)PMC PN4 接插件上的I/O信號(hào)線分別通過(guò)平臺(tái)上的JNP4連接到下面板3號(hào)和4號(hào)接插件上，且I/O信號(hào)線以差分信號(hào)線對(duì)的方式引線，在設(shè)計(jì)中還對(duì)其阻抗和線長(zhǎng)進(jìn)行了嚴(yán)格控制，以獲得數(shù)據(jù)在I/O信號(hào)線的高速傳輸。

2.6 OBC單元設(shè)計(jì)

平臺(tái)提供OBC（On Board Controller）控制器，設(shè)計(jì)中使用XILINX公司的1顆XC3S1000芯片實(shí)現(xiàn)各功能外設(shè)的控制邏輯，例如復(fù)位、中斷、計(jì)數(shù)器、看門狗定時(shí)器、串口、GPIO寄存器、差分I/O寄存器、處理節(jié)點(diǎn)通信、外設(shè)的片選譯碼（如FPGA寄存器、FLASH，PABS，NvRAM，RTC等）等。每個(gè)處理節(jié)點(diǎn)通過(guò)MV64460的外設(shè)總線（Device Bus）接口連接到OBC，進(jìn)行訪問(wèn)控制。設(shè)計(jì)中采用1個(gè)并行PROM為OBC存儲(chǔ)邏輯代碼，并在系統(tǒng)上電時(shí)將代碼加載到OBC中。OBC功能框圖見(jiàn)圖4。

2.7 復(fù)位控制單元設(shè)計(jì)

系統(tǒng)復(fù)位控制單元主要完成系統(tǒng)中所有功能單元復(fù)位信號(hào)的產(chǎn)生，由OBC中的復(fù)位控制器實(shí)現(xiàn)。通過(guò)外設(shè)總線（Device Bus），每個(gè)處理節(jié)點(diǎn)可以對(duì)復(fù)位控制器中控制寄存器進(jìn)行操作，以實(shí)現(xiàn)對(duì)特定硬件的復(fù)位。在設(shè)計(jì)中嚴(yán)格控制了所有復(fù)位信號(hào)的產(chǎn)生次序，以保證系統(tǒng)正常穩(wěn)定的工作。此外，為保證在OBC初始化配置后，以下復(fù)位信號(hào)按照設(shè)計(jì)時(shí)序要求依次置為復(fù)位無(wú)效狀態(tài)(MV1_PCI0RSTn，MV1_PCI1RSTn，MV2_PCI0RSTn，MV2_PCI1RSTn，PMC1_RSTn， PMC2_RSTn，MV1_P0RSTn，MV1_P1RSTn，MV2_P0RSTn，MV2_P1RSTn，MV1_FLASHRSTn， MV2_FLASHRSTn，MV1_SYSRSTn，MV2_SYSRSTn)。這里還在這些信號(hào)上接入下拉電阻，以保證在OBC正常工作之前所有復(fù)位信號(hào)輸出復(fù)位有效狀態(tài)。

2.8 中斷控制單元設(shè)計(jì)

在本系統(tǒng)中主要中斷源包括PMC，cPCI總線、以太網(wǎng)等，設(shè)計(jì)中所有中斷源均被連接到OBC上一個(gè)軟件可配置的中斷控制器上。通過(guò)對(duì)這個(gè)中斷控制器的配置，每個(gè)處理單元均可以靈活地選擇管理所有中斷源。該功能單元原理框圖如圖5所示。

工作時(shí)，處理節(jié)點(diǎn)通過(guò)外設(shè)總線將各個(gè)中斷信號(hào)的屏蔽信息同時(shí)寫(xiě)入中斷屏蔽寄存器中，該屏蔽信息與中斷請(qǐng)求寄存器（顯示當(dāng)前所有中斷輸入管腳的當(dāng)前狀態(tài)）中的相應(yīng)位進(jìn)行與操作后，即可得到當(dāng)前所有有效的中斷源的中斷信息，并存入中斷服務(wù)寄存器中。當(dāng)中斷產(chǎn)生時(shí)，如果信號(hào)是非屏蔽信號(hào)，而且系統(tǒng)又沒(méi)有把所有中斷源屏蔽掉，處理器就會(huì)接收到中斷信號(hào)，并通過(guò)外設(shè)總線和寄存器控制邏輯來(lái)讀取中斷信息，以確定中斷源的向量號(hào)，來(lái)調(diào)用相應(yīng)中斷處理程序進(jìn)行處理。在讀取中斷信息后，系統(tǒng)將自動(dòng)清除相應(yīng)的中斷信息。中斷控制器邏輯功能圖見(jiàn)圖6所示。

2.9 其他單元設(shè)計(jì)

本系統(tǒng)提供４個(gè)10/100/1 000 Mb/s自適應(yīng)以太網(wǎng)接口，均符合IEEE802.3標(biāo)準(zhǔn)，每個(gè)處理節(jié)點(diǎn)2個(gè)，利用MV64460中MAC控制器實(shí)現(xiàn)控制，其外部的PHY使用Marvell公司的88E1111芯片實(shí)現(xiàn)。設(shè)計(jì)中每個(gè)節(jié)點(diǎn)均有一個(gè)網(wǎng)絡(luò)接口引到前面板和后面板。

系統(tǒng)也提供４個(gè)通用串行接口，每個(gè)處理節(jié)點(diǎn)2個(gè)，利用MV64460中2個(gè)MPSC（多協(xié)議串行控制器）控制器實(shí)現(xiàn)控制，通過(guò)軟件對(duì)OBC中的相關(guān)邏輯進(jìn)行選擇，以外接不同的接口芯片來(lái)實(shí)現(xiàn)符合EIA-232或EIA-422/485標(biāo)準(zhǔn)的串行接口。

I²C（Intelligent Interface Controller）是系統(tǒng)提供的另外一種總線接口，利用MV64460中集成的控制器實(shí)現(xiàn)相關(guān)控制，在該總線上，連接了4個(gè)溫度傳感器和1個(gè)E2PROM芯片。溫度傳感器采用MAX6634芯片，分別放置在重要器件的旁邊采集工作環(huán)境的溫度；E2PROM是1顆AT24C04芯片，用于存儲(chǔ)MV64460芯片的配置信息和系統(tǒng)其它相關(guān)信息，其在I²C總線上被分配到０號(hào)地址上。

RTC（Real Time Clock）由1顆Dallas公司的DS1501芯片實(shí)現(xiàn)，連接到主處理節(jié)點(diǎn)的外設(shè)總線上，為系統(tǒng)提供日期、時(shí)間信息，以及提供RTC和看門狗定時(shí)、上電復(fù)位、電池監(jiān)控、256 B的NvSRAM和32.768 kHz的時(shí)鐘輸出等功能。

3 結(jié) 語(yǔ)

本文結(jié)合高性能MPC7447A處理器和MV64640北橋控制器的特性，設(shè)計(jì)了一種采用非對(duì)稱結(jié)構(gòu)技術(shù)、G4 Altivec矢量處理技術(shù)、高速PCI總線互連技術(shù)和高速串行總線互連技術(shù)的雙處理節(jié)點(diǎn)硬件平臺(tái)。由于該平臺(tái)具有數(shù)據(jù)和信號(hào)處理能力強(qiáng)、數(shù)據(jù)傳輸速度快、功能擴(kuò)展方便快捷、通用性強(qiáng)等特點(diǎn)，有利于快速構(gòu)建雷達(dá)數(shù)字處理系統(tǒng)和其他高性能數(shù)據(jù)、信號(hào)處理系統(tǒng)，以減少模塊種類和數(shù)量，降低系統(tǒng)研發(fā)成本和人力資源開(kāi)銷，縮短系統(tǒng)研發(fā)和維護(hù)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)，提高產(chǎn)品質(zhì)量。本設(shè)計(jì)應(yīng)用前景廣闊，為雷達(dá)數(shù)據(jù)和信號(hào)處理系統(tǒng)提供了一種新的設(shè)計(jì)方法和實(shí)現(xiàn)途徑，具有很高的應(yīng)用價(jià)值。

參考文獻(xiàn)

［1］李承偉，杜娟，李波，等.多PowerPC 7400/7410處理器體系架構(gòu)研究.計(jì)算機(jī)工程，2005，31(6):189-191.

［2］林鵬.基于多機(jī)處理的雷達(dá)數(shù)據(jù)處理系統(tǒng).艦船電子對(duì)抗，2005，28(5):52-55.

［3］Freescale Semiconductor Inc.MPC7447A RISC Microprocessor Hardware Specifications.2006.

［4］Freescale Semiconductor Inc.MPC7447A RISC Microprocessor Family Reference Manual Specifications.2005.

［5］Marvell Semiconductor Inc.MV64460，MV64461，and MV64462 System Controller for PowerPC Processors Hardware Specification.2005.Doc.No.MV-S101286-01，Rev.D.

［6］Marvell Semiconductor Inc.MV64460，MV64461，and MV64462 System Controller for PowerPC Processors User Manual.2006.Doc.No.MV-S101286-00，Rev.C.

［7］PLX Technology Inc.PCI 6450CB Data Book.2004.

［8］馬鳴錦，朱劍冰，何紅旗，等.PCI，PCI-X和PCI Express的原理及體系結(jié)構(gòu).北京:清華大學(xué)出版社，2007.

［9］Edward Solari，George Wills.PCI PCI-X Hardware and Software Architecture Design.Fifth Edition.San Diego:Annabooks，2001.

作者簡(jiǎn)介 張中華 男，1977年出生，在職碩士研究生。研究方向?yàn)榍度胧较到y(tǒng)研究。