ＭＡＸ＋ｐｌｕｓⅡ原理圖輸入設(shè)計(jì)法簡(jiǎn)介
2005-04-29 00:44:03李文彬楊孟祥
電子世界 2005年6期
李文彬 楊孟祥
MAX+plusⅡ可編程邏輯開發(fā)軟件是Altera公司為其FPGA/CPLD芯片設(shè)計(jì)的集成化開發(fā)工具，設(shè)計(jì)者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，可以用自己熟悉的設(shè)計(jì)工具（如原理圖輸入或硬件描述語言）建立設(shè)計(jì)，把設(shè)計(jì)自動(dòng)換成最終所需的格式。其設(shè)計(jì)速度非?？?，對(duì)于一般幾千門的電路設(shè)計(jì)，使用該軟件，從設(shè)計(jì)輸入到器件編程完畢，用戶拿到設(shè)計(jì)好的邏輯電路，大約只需幾小時(shí)。設(shè)計(jì)處理一般在數(shù)分鐘內(nèi)完成。特別是在原理圖輸入等方面被認(rèn)為是易使用、人機(jī)界面友善的開發(fā)軟件，特別適合初學(xué)者使用。
猜你喜歡
電腦愛好者(2021年12期)2021-06-22 14:00:56
電子制作(2019年16期)2019-09-27 09:34:58
電子制作(2019年23期)2019-02-23 13:21:36
網(wǎng)絡(luò)安全和信息化(2018年4期)2018-03-04 00:20:39
鐵道通信信號(hào)(2016年1期)2016-06-01 12:10:17
廣東石油化工學(xué)院學(xué)報(bào)(2016年6期)2016-05-17 05:17:33
電源技術(shù)(2016年2期)2016-02-27 09:05:13
鐵路通信信號(hào)工程技術(shù)(2015年4期)2015-02-28 16:58:55
自動(dòng)化博覽(2014年10期)2014-02-28 22:33:41
電子設(shè)計(jì)工程(2014年19期)2014-02-27 12:00:51
