摘" 要：隨著科技的不斷發(fā)展，無(wú)人駕駛汽車(chē)產(chǎn)業(yè)成為一個(gè)新興產(chǎn)業(yè)，保障駕駛安全成為研究熱點(diǎn)之一。毫米波雷達(dá)憑借其大寬帶、高分辨率、全天可用等特點(diǎn)脫穎而出，而RISC-V處理器因其開(kāi)源、架構(gòu)清晰、指令定制化程度高，被廣泛應(yīng)用于SoC設(shè)計(jì)中。文章設(shè)計(jì)了基于RISC-V的毫米波雷達(dá)信號(hào)處理系統(tǒng)，該系統(tǒng)能夠?qū)撩撞ɡ走_(dá)采集的數(shù)據(jù)進(jìn)行處理，將處理結(jié)果顯示在電腦屏幕上，并且完成了相應(yīng)的測(cè)試工作，驗(yàn)證了系統(tǒng)的可行性與有效性。

關(guān)鍵詞：毫米波雷達(dá)；FPGA；RISC-V；LD2450

中圖分類(lèi)號(hào)：TN959 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：2096-4706（2025）03-0032-05

Design of Motion Sensing Device Based on RISC-V Processor

LIU Chang， LIU Maoyang， ZHANG Yuqian， SHEN Jiacheng

（Portland Institute of NJUPT， Nanjing" 210023， China）

Abstract： With the continuous development of science and technology， the driverless car industry has become an emerging industry， and ensuring driving safety has become one of the research hotspots. The millimeter-wave radar stands out for its characteristics of large bandwidth， high resolution， and all-day availability， while the RISC-V processor is widely used in SoC design due to its open-source nature， clear architecture， and high instruction customization degree. This paper designs a millimeter-wave radar signal processing system based on RISC-V. The system can process the data collected by millimeter-wave radar and display the processing results on the computer screen. It completes the corresponding test work， verifying the feasibility and effectiveness of the system.

Keywords： millimeter-wave radar; FPGA; RISC-V; LD2450

0" 引" 言

伴隨著科技的發(fā)展和汽車(chē)的普及，汽車(chē)的款式已從油車(chē)發(fā)展到混動(dòng)車(chē)，部分城市甚至已經(jīng)開(kāi)始推廣無(wú)人駕駛汽車(chē)。便利性上升的同時(shí)，安全問(wèn)題也隨之而來(lái)。帶寬較大的毫米波雷達(dá)作為典型的車(chē)載傳感器，憑借其較高的分辨率，在全天時(shí)、全天候都可以使用的特點(diǎn)，在高級(jí)輔助駕駛系統(tǒng)中發(fā)揮重要作用。而RISC-V處理器架構(gòu)具有免費(fèi)開(kāi)源開(kāi)放、整體的架構(gòu)清晰易懂、指令定制化較高等特點(diǎn)，大量被應(yīng)用在SoC（System on Chip）設(shè)計(jì)中，可以在保證集成化電路的前提前下，使用軟硬件實(shí)現(xiàn)對(duì)安全問(wèn)題的處理。

隨著傳感器技術(shù)和雷達(dá)成像算法的日益成熟，未來(lái)幾十年汽車(chē)行業(yè)的競(jìng)爭(zhēng)極大可能?chē)@著無(wú)人駕駛展開(kāi)[1]。本文使用海凌科公司的LD2450型毫米波雷達(dá)作為前端傳感器，基于E902 RISC-V處理器內(nèi)核，設(shè)計(jì)并實(shí)現(xiàn)了一款運(yùn)動(dòng)感應(yīng)裝置，實(shí)驗(yàn)證明，該系統(tǒng)具有成本低、靈活性好，實(shí)時(shí)性高的特點(diǎn)。

1" 毫米波雷達(dá)工作原理

毫米波雷達(dá)系統(tǒng)通過(guò)發(fā)射電磁波信號(hào)，并接收反射回來(lái)的信號(hào)，來(lái)檢測(cè)目標(biāo)物體的位置、速度和角度。雷達(dá)系統(tǒng)從其發(fā)射天線(xiàn)發(fā)射FMCW（Frequency Modulated Continuous Wave）信號(hào)，如圖1所示。根據(jù)FMCW測(cè)距理論，當(dāng)雷達(dá)信號(hào)遭遇目標(biāo)物體后，信號(hào)在物體處產(chǎn)生發(fā)射，目標(biāo)反射的回波信號(hào)與雷達(dá)的發(fā)射信號(hào)存在頻率差[2]。

當(dāng)信號(hào)打到一個(gè)物體時(shí)，部分信號(hào)能量被反射回雷達(dá)的接收天線(xiàn)，混頻器將發(fā)射信號(hào)和接受信號(hào)混合在一起。混頻器將兩個(gè)信號(hào)合并到一起生成一個(gè)具有新頻率的新信號(hào)。把由信號(hào)傳播引起的時(shí)間延遲記為τ，其表示為信號(hào)從雷達(dá)發(fā)射到目標(biāo)、反射回雷達(dá)所需的時(shí)間可由式（1）所得：

（1）

式中，R為雷達(dá)與目標(biāo)物體的距離，c為光速。最后將混頻器生成的信號(hào)經(jīng)過(guò)低通濾波器保留我們需要的頻率的信號(hào)。毫米波雷達(dá)一般發(fā)射具有大的時(shí)寬帶寬積的線(xiàn)性調(diào)頻信號(hào)，假設(shè)信號(hào)周期為T(mén)，差頻信號(hào)頻率、時(shí)間延遲與調(diào)制周期和帶寬之間的關(guān)系如式（2）所示：

（2）

綜合式（1）和式（2），根據(jù)FMCW原理所得被測(cè)物體的距離可如式（3）所示[3]：

（3）

2" 系統(tǒng)設(shè)計(jì)

本裝置由LD2450毫米波雷達(dá)傳感器、RISCV處理器、PC上位機(jī)構(gòu)成，系統(tǒng)的整體結(jié)構(gòu)如圖2所示。其中，RISCV處理器由“平頭哥”的E902 32位微處理器內(nèi)核，兩級(jí)AHB總線(xiàn)矩陣、AHB2APB轉(zhuǎn)換橋、ROM程序存儲(chǔ)器、RAM數(shù)據(jù)存儲(chǔ)器、UART控制器、GPIO控制器等模塊構(gòu)成。ROM、RAM存儲(chǔ)器通過(guò)AHB接口掛載在AHB總線(xiàn)矩陣上，UART和GPIO控制器通過(guò)AHB2APB轉(zhuǎn)換橋掛載到AHB總線(xiàn)矩陣，整個(gè)RISCV處理器系統(tǒng)由FPGA可編程邏輯芯片實(shí)現(xiàn)，RISCV處理器的系統(tǒng)架構(gòu)如圖3所示。

運(yùn)動(dòng)目標(biāo)跟蹤是指在特定區(qū)域內(nèi)實(shí)時(shí)監(jiān)測(cè)和定位運(yùn)動(dòng)目標(biāo)的位置，并實(shí)現(xiàn)測(cè)距、測(cè)角和測(cè)速功能。LD2450是海凌科24 GHz毫米波雷達(dá)系列中的一款運(yùn)動(dòng)目標(biāo)跟蹤傳感器模組，集成了簡(jiǎn)化的24 GHz雷達(dá)傳感器硬件和智能算法固件。該方案主要用于普通場(chǎng)景下的運(yùn)動(dòng)人體定位跟蹤。傳感器硬件包括AloT毫米波雷達(dá)芯片、高性能一發(fā)兩收微帶天線(xiàn)、低成本MCU及外圍輔助電路。智能算法固件采用FMCW波形和雷達(dá)芯片專(zhuān)有的先進(jìn)信號(hào)處理技術(shù)。該傳感器支持串口輸出檢測(cè)數(shù)據(jù)，即插即用，能夠靈活應(yīng)用于各種智能場(chǎng)景和終端產(chǎn)品。

E902處理器內(nèi)核采用了16/32位混合編碼系統(tǒng)，擁有2級(jí)極簡(jiǎn)流水線(xiàn)，廣泛應(yīng)用于低功耗的IoT場(chǎng)景。其中LD2450傳感器負(fù)責(zé)檢測(cè)移動(dòng)目標(biāo)，將目標(biāo)的方位、速度、距離指令通過(guò)串口實(shí)時(shí)地傳給RISCV處理器，RISCV處理器內(nèi)核通過(guò)AHB總線(xiàn)矩陣，訪(fǎng)問(wèn)UART0控制器，讀取LD2450的數(shù)據(jù)并且進(jìn)行解析，并且將解析后的各目標(biāo)的坐標(biāo)值通過(guò)UART1上傳給PC上位機(jī)。

3" 運(yùn)動(dòng)感應(yīng)裝置的軟硬件設(shè)計(jì)與仿真

本設(shè)計(jì)采用軟硬件協(xié)同的方式，對(duì)用到的RISCV處理器進(jìn)行設(shè)計(jì)，其中硬件部分以FPGA為平臺(tái)，使用Vivado進(jìn)行Verilog語(yǔ)言設(shè)計(jì)，用FPGA內(nèi)部的邏輯資源對(duì)RISCV處理器內(nèi)核、AHB總線(xiàn)矩陣、ROM程序存儲(chǔ)器、RAM數(shù)據(jù)存儲(chǔ)器、AHB2APB轉(zhuǎn)換橋、UART控制器、GPIO控制器、定時(shí)器等模塊進(jìn)行模擬實(shí)現(xiàn)，其中涉及搭建E902 RISCV處理器工程并添加“平頭哥”提供的E902處理器的Verilog文件，并且用VIVADO自帶的ROM IP核Verilog中的ROM存儲(chǔ)模塊進(jìn)行替換，同時(shí)采用VIVADO的PLL鎖相環(huán)模塊產(chǎn)生RISCV處理器所需要的系統(tǒng)時(shí)鐘。設(shè)計(jì)中，處理器的系統(tǒng)時(shí)鐘采用26 MHz。軟件部分RISCV處理器的C語(yǔ)言運(yùn)行程序則是由“平頭哥”提供的CDK嵌入式軟件設(shè)計(jì)平臺(tái)進(jìn)行實(shí)現(xiàn)，程序中主要完成系統(tǒng)堆棧初始化、系統(tǒng)定時(shí)器初始化、串口0初始化、串口1初始化、毫米波雷達(dá)數(shù)據(jù)的解析以及將坐標(biāo)方位信息上傳到PC上位機(jī)。硬件和軟件的設(shè)計(jì)流程分別如圖4、圖5所示。

通過(guò)編寫(xiě)RISCV處理器的TestBench激勵(lì)文件，來(lái)對(duì)所設(shè)計(jì)的RISCV處理器進(jìn)行軟件行為仿真。利用VivadoHLS可以縮短1/3的RTL仿真時(shí)間，使算法驗(yàn)證速度提高10倍以上[4]。其中，TestBench主要負(fù)責(zé)產(chǎn)生RISCV處理器工作所需的系統(tǒng)時(shí)鐘、復(fù)位信號(hào)以及初始化處理器運(yùn)行所需的ROM程序[5]。

行為仿真主要是用來(lái)檢驗(yàn)RISCV系統(tǒng)是否能正常運(yùn)行C語(yǔ)言程序，因此觀察仿真波形時(shí)將重點(diǎn)關(guān)注ROM存儲(chǔ)器接口上是否有讀取操作的信號(hào)以及UART控制器的APB口上是否有讀寫(xiě)信號(hào)，這些讀寫(xiě)信號(hào)表示USI0的初始化寄存器配置信號(hào)[6]。RISCV處理器的ROM、UART接口的仿真波形分別如圖6、圖7所示。

當(dāng)LD2450毫米波雷達(dá)模塊探測(cè)到外部的移動(dòng)物體時(shí)，會(huì)將物體的運(yùn)動(dòng)信息，以十六進(jìn)制的幀格式從UART串口輸出，一幀數(shù)據(jù)共包含三個(gè)移動(dòng)物體的信息，具體分為幀頭信息，目標(biāo)1的二維坐標(biāo)信息、速度信息以及距離精度信息，目標(biāo)2的二維坐標(biāo)信息、速度信息以及距離精度信息，目標(biāo)3的二維坐標(biāo)信息、速度信息以及距離精度信息，幀尾信息。RISCV處理器使用UART0接口對(duì)LD2450的UART信號(hào)進(jìn)行接收，并通過(guò)AHB2APB轉(zhuǎn)換橋送往RISCV處理器的AHB二級(jí)總線(xiàn)矩陣，并通過(guò)AHB2AHB同步橋送往一級(jí)AHB總線(xiàn)矩陣直至送到RISCV處理器內(nèi)核，RISCV處理器獲取到十六進(jìn)制的運(yùn)動(dòng)信息后將對(duì)其進(jìn)行解析，分別得到目標(biāo)的二維坐標(biāo)、運(yùn)動(dòng)速度以及距離精度等信息[7]。LD2450輸出的十六進(jìn)制幀格式信息如表1所示，幀內(nèi)的每個(gè)目標(biāo)方位信息的格式如表2所示。

該數(shù)據(jù)幀的前4個(gè)字節(jié)表示幀頭信息、尾部?jī)蓚€(gè)字節(jié)表示幀尾信息，字節(jié)5～字節(jié)12表示目標(biāo)1的二維坐標(biāo)信息、速度信息以及距離分辨率信息。字節(jié)13～字節(jié)20表示目標(biāo)2的信息，值為0則表示探測(cè)區(qū)域中沒(méi)有第二個(gè)移動(dòng)目標(biāo)。字節(jié)5～字節(jié)12所對(duì)應(yīng)目標(biāo)1的X、Y坐標(biāo)，速度以及距離分辨率的轉(zhuǎn)換如式（4）至式（7）所示。

目標(biāo)1的X坐標(biāo)：

（4）

目標(biāo)1的y坐標(biāo)：

（5）

目標(biāo)1的速度：

（6）

目標(biāo)1的距離分辨率：

（7）

4" 系統(tǒng)實(shí)物與測(cè)試

系統(tǒng)實(shí)物由FPGA開(kāi)發(fā)板、LD2450毫米波傳感器、USB轉(zhuǎn)UART模塊、CKLink調(diào)試器以及電源線(xiàn)等構(gòu)成。完成各部分電路的連接之后對(duì)系統(tǒng)進(jìn)行功能測(cè)試。測(cè)試中將FPGA開(kāi)發(fā)板與PC上位機(jī)相連，使用Teraterm串口調(diào)試助手對(duì)FPGA上傳的運(yùn)動(dòng)目標(biāo)的方位等信息進(jìn)行查看[8-10]。系統(tǒng)實(shí)物如圖8所示，F(xiàn)PGA上報(bào)的運(yùn)動(dòng)坐標(biāo)如圖9所示，在PC上位機(jī)根據(jù)FPGA上傳的人體運(yùn)動(dòng)坐標(biāo)進(jìn)行繪制，所得的行動(dòng)軌跡與測(cè)試中人體行走軌跡基本一致，測(cè)試的人體運(yùn)動(dòng)軌跡如圖10所示。

5" 結(jié)" 論

本文以FPGA為平臺(tái)，使用其內(nèi)部的可編程邏輯資源模擬了平頭哥的E902 RISCV處理器，基于該處理器和LD2450毫米波雷達(dá)模塊設(shè)計(jì)了一款運(yùn)動(dòng)感應(yīng)裝置，實(shí)現(xiàn)了對(duì)運(yùn)動(dòng)目標(biāo)的二維方位坐標(biāo)和速度的探測(cè)，并且將最終的方位信息上傳到PC上位機(jī)。實(shí)驗(yàn)結(jié)果表明該裝置能夠?qū)崿F(xiàn)高精度的運(yùn)動(dòng)檢測(cè)和實(shí)時(shí)數(shù)據(jù)處理，具有集成度高、實(shí)時(shí)性好等優(yōu)點(diǎn)。

參考文獻(xiàn)：

[1] 王佳慧，楊果，王雨晗，等.基于MSER的車(chē)載毫米波雷達(dá)SAR圖像目標(biāo)檢測(cè) [J/OL].現(xiàn)代雷達(dá)，2024：1-10[2024-07-16].http：//kns.cnki.net/kcms/detail/32.1353.TN.20230920.1115.002.html.

[2] 羅詩(shī)敏，龍諾春.基于FMCW毫米波雷達(dá)的復(fù)雜場(chǎng)所測(cè)距系統(tǒng)研究與設(shè)計(jì) [J].電子制作，2023，31（13）：80-83.

[3] 李嘉浩，姚金杰，姬娜娜，等.基于ARM的高精度毫米波雷達(dá)測(cè)距傳感器 [J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2022，22（11）：58-61+69.

[4] 張銳浩，李曉琪，黨立志，等.Vivado HLS的圖像傳感器FPN噪聲去除算法設(shè)計(jì) [J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2023，23（12）：55-58+62.

[5] 張艷輝，郭洺宇，何賓.VivadoHLS嵌入式實(shí)時(shí)圖像處理系統(tǒng)的構(gòu)建與實(shí)現(xiàn) [J].電子技術(shù)應(yīng)用，2016，42（9）：115-117+121.

[6] 楊博，楚要?dú)J，景德勝，等.基于 AXI4總線(xiàn)的 SoC中離散量信號(hào)控制IP核的設(shè)計(jì)與驗(yàn)證 [J].信息通信，2020，2020（3）：90-92.

[7] PROBST F，ENGELMANN A，DIETZ M，et al. An Area Efficient Low-Power mmWave PRBS Generator in FDSOI [C]//2022 IEEE/MTT-S International Microwave Symposium（IMS 2022）.Denver：IEEE，2022：283-286.

[8] PETERS S，F(xiàn)AGHIH-NAINI S，ERHARDT S，et al. A Planar V-Band Antenna for Wideband Radar and Communication on Low-Cost PCB Substrate [C]//2023 IEEE Radio and Wireless Symposium （RWS）.Las Vegas：IEEE，2023：153-155.

[9] FAGHIH-NAINI S，PETERS S，KURIN T，et al. Transceiver Setup for Joint Communication and Sensing Applications in V-Band [C]//2023 IEEE Radio and Wireless Symposium （RWS）.Las Vegas：IEEE，2023：118-121.

[10] AHMED M K，BOBDA C. ISO-TENANT： Rethinking FPGA Power Distribution Network （PDN）： A Hardware Based Solution for Remote Power Side Channel Attacks in FPGA [C]//Monterey：Association for Computing Machinery，2024：42.

作者簡(jiǎn)介：劉暢（2003—），男，漢族，江蘇鹽城人，本科在讀，研究方向：電子科學(xué)。