劉忠睿 任勇峰 賈興中

（中北大學電子測試技術重點實驗室儀器科學與動態(tài)測試教育部重點實驗室 太原 030051）

1 引言

脈動壓力信號常用于分析飛行器及發(fā)動機試驗、風洞試驗以及航天設備動力測試實驗等諸多測試領域。這類信號頻率較高，頻帶較寬，采集時更易受噪聲干擾影響，導致信號的輸出信噪比降低并產生失真信號，造成系統(tǒng)無法采集到正常的脈壓信號。此外脈壓信號的采集還需要更高的采樣率和計算效率，處理難度較高。這些問題使得頻帶較寬的脈壓信號的精確測量及分析面臨較大挑戰(zhàn)。近些年來，國內外分別從信號頻率、信號濾波對脈壓信號采集進行了優(yōu)化設計，但僅靠硬件電路設計無法做出更高精度的采集板卡，且成熟的采集板卡的兼容性較差，需要針對特定的采集場合才可以發(fā)揮作用，通用性也較差，不利用在航天航空測試領域進行推廣和使用［1］。

針對頻帶較寬的脈壓信號在采集的過程中容易受到噪聲的干擾而導致信號失真，從而影響測試的結果的問題，分析了脈壓信號的輸出特點，分別從硬件電路和邏輯控制兩部分對信號的濾波部分和采樣部分做了優(yōu)化設計，提高了信號的輸出信噪比，降低了輸出信號的噪聲，實現了較高精度脈壓信號的采集。

2 總體設計

基于脈動壓力信號的輸出特點，本次設計分別優(yōu)化了信號調理電路和采樣電路，總體設計圖如圖1 所示。采集電路由調理電路和采樣電路組成。調理電路由信號前級調理電路和后級濾波電路組成，采樣電路選擇分辨率更高的AD 芯片和模擬開關的組合硬件電路，同時在邏輯控制部分加入過采樣和去極值濾波算法，進一步優(yōu)化信號的輸出頻帶，實現高效的高精度脈壓信號采集。本設計采用了高可靠性的FPGA 作為板卡的核心器件來控制整個電路的工作，型號XC7A100T-FGG484。

圖1 脈壓信號采集卡總體設計圖

前級信號調理將輸入的-3V～+3V 交流信號調理后輸出正向信號；二階高通濾波電路負責提取滿足要求的5Hz～250kHz 的脈動壓力信號；高階抗混疊濾波電路主要是優(yōu)化信號的輸出頻帶，穩(wěn)定輸出信號；低通增益濾波電路則是為了濾除前級開關噪聲，進一步穩(wěn)定輸出信號［2］。

3 硬件設計

由于輸出信號頻率的變化范圍較大且信號的抗干擾性較差，對硬件電路的抗噪聲性能提出更高要求［3］。本次選用的脈壓傳感器的輸入信號為-3V～3V，信號的工作頻率為5Hz～250kHz 之間。通過分析輸入信號的變化范圍和工作頻率，對硬件電路進行了設計及分析。

3.1 前級信號調理電路

前級信號調理電路主要是對傳感器采集到的脈壓信號的原始值進行放縮處理，將處理后的值送入后級濾波電路，完成傳感器信號的調理，降低脈壓信號的傳輸噪聲，為實現更高精度的信號采樣提供保證［4］。在電路設計中首先將輸入信號-3V～3V調理到0.5V～2V 輸出。具體硬件電路設計如圖2所示。

圖2 前級信號調理電路

因為信號調理電路為正負輸入形式，所以將信號進行變換的同時需要在運放的正向端加入1.25V的直流偏置，運放端的輸入需要同時考慮負端輸入和正端輸入的疊加影響。將R102 和R97 的并聯(lián)電阻記為R并1，R96 和R102 的并聯(lián)電阻記為R并2。所以可得運放端輸入VIN 的計算公式如式（1）所示。

此時的運放電路為一個加減運算電路，所以根據其原理可得式（2）：

通過式（2）可得，運放的輸出VIN′ 為1V～4V。輸出信號再經過一個高精度電阻分壓電路后，信號調理端的最終輸出信號VIN2′ 為0.5V～2V，在分壓電路端的輸出保留0.5V 的幅值冗余，從而保證后端采樣電路的正常運作［5］。

3.2 濾波電路的優(yōu)化設計

脈壓信號的輸出范圍為5Hz～250kHz，屬于輸出頻帶較寬的高頻變化信號，原始的脈壓信號經過線纜傳輸后容易夾雜部分噪聲，所以在采集端需要降低噪聲輸入，更要避免新的噪聲信號的疊加。本次設計的濾波電路有前級高通濾波和后級高階低通濾波組成，具體分析如下：

1）前級高通濾波電路

由于原始的輸入信號為高頻交流信號，所以前級濾波電路選用二階壓控高通濾波電路，目的是將傳輸過程中所帶來的低頻噪聲干擾進行簡單濾除，硬件電路設計如圖3所示。

圖3 二階壓控高通濾波電路

本設計高通濾波器截止頻率為0.5Hz，放大倍數為1。由高通濾波器的計算公式可得：

2）后級組合濾波電路的優(yōu)化設計

信號經過高通濾波器后，5Hz 以下的噪聲已有不同程度的衰減，在經過高通濾波電路之后信號噪聲附著了一些高頻分量［6］。不同頻率的信號分量間可能存在信號的頻譜混疊現象，容易造成信號的失真［7］。

在此選擇十階的低通開關電容濾波芯片LTC1569，該芯片有較低的失調電流、漂移電流和偏置電流，最高的截至頻率可達300kHz，滿足本文涉及的寬頻脈壓信號的輸入范圍。

LTC1569 的工作模式的選擇需要通過時鐘電路進行配置，采用內部時鐘配置只需要在芯片的6腳和7 腳外接一只電阻就可以進行多種頻率選擇，具體計算公式如下：

本次設計R119 為5.1kΩ，DIV/CLK 引腳接地，截至頻率為250.98kHz。信號在經過高階濾波器后會由于高階濾波器本身的濾波特性產生一部分振蕩頻率的信號。根據脈壓信號的傳輸特點選擇二階無限增益低通濾波電路，可以有效消除經過兩級濾波后的信號頻譜混疊現象，濾除經過高階濾波電路后的高頻開關噪聲，且不會加入新的振蕩信號，保證輸出信號的穩(wěn)定［8］，具體設計如圖4所示。

圖4 后級組合濾波電路的設計

3.3 采樣量化電路

采樣電路選擇使用模擬開關和A/D 轉換芯片的組合來進行設計。通過選用分辨率較高的A/D轉換芯片，嚴格控制模擬開關切換時序，在硬件電路上降低模數信號的轉化時間，保證輸出信號的精度。

為了避免因通道切換引起的通道信號串擾問題，需要選擇開關時間切換較短的模擬開關，經比較選擇模擬開關ADG706，導通典型值為40ns［9］。在傳至FPGA 之前還需要對信號進行模數轉換，選擇16 位的AD7667 模數轉換芯片，最高采樣率可達3MSps，模擬輸出端為0V～2.5V。AD7667 的內部參考電壓Vref為2.5V，分辨率為

輸出信號的電壓范圍穩(wěn)定在0.5V～2V，滿足了ADC 芯片的模擬電壓輸入?；诒敬涡枰瓿?6路脈壓傳感器信號的采集，邏輯上通過訪問控制字實現模擬開關的輪循切換，從而實現采集信號的分時輸出。采樣電路如圖5所示。

圖5 采樣量化電路設計原理圖

4 邏輯設計

4.1 過采樣分析

模擬信號經過A/D 電路的采樣量化后轉變?yōu)閿底中盘枺^采樣技術可以有效地重建采集信號，采樣頻率需高于輸出信號的2 倍以上［10］。通過過采樣處理可以優(yōu)化抗混疊濾波器輸出，避免信號混疊和相位失真［11］。以AD7667 為例，設eq為該A/D轉換器的最大誤差，則有：

其中，?為該A/D轉換器的分辨率。

白噪聲的噪聲功率為

聯(lián)立上式可得：

因為AD 的量化誤差取決于ADC 分辨率的位數，VREF為ADC芯片的參考電壓，N為ADC的位數［12］。

4.2 去極值平均濾波算法設計

去極值平均濾波算法是將m 個數據中的最大值和最小值剔除，對其余m-2 個數據求算法平均，通過正態(tài)分布模型，可以建立噪聲與標準差之間的關系［13］。設XM、XM+1…XN+M+1為采集到的N 個樣本點，將該組樣本點的最大值XMAX和最小值XMIN去除，則可得其余樣本點的平均值為

其中XM由XM=F(Mτ)+εM得到，其中｛εM：M∈Z｝為一列隨機變量序列，它的均值為0，方差為σ2。則去極值的樣本點的標準差為

而沒有去除極值的樣本點的標準差為

本設計在邏輯控制上采用了高于信號輸出頻率8 倍的采樣速率來對信號進行采樣。AD 的信號采樣量化過程在時鐘信號的使能控制下進行，最后計算去除極值后數據的算術平均數，并將平均值輸入寄存器中，具體的算法實現框圖如圖6所示。

圖6 去極值平均濾波流程圖

5 試驗結果分析

5.1 濾波電路性能測試

測試過程中以125kHz 的輸出電壓作為參考，參考點增益A0為0dB。A0滿足：

在式（12）中，Uo和Ui分別是高階濾波器的輸出和參考電壓，在圖4中的Vin端輸入信號，測試OUT端輸出，0kHz～500kHz 掃頻曲線見圖7。由圖可以看出，-3dB點為286kHz，2倍頻程帶外衰減為-54dB，帶內誤差小于1dB，在帶外有周期性振蕩，在450kHz 附近幅值最高反彈到-49.209dB。符合設計要求。

圖7 LTC1569幅頻特性曲線（截止頻率250kHz）

5.2 信號采樣仿真測試

過采樣技術配合去極值平均濾波算法可以在硬件采樣電路的基礎上進一步提高信號的轉化精度，具體測試分析如下。

1）算法FPGA驗證測試

圖8所示為去極值平均濾波算法的FPGA仿真圖，圖中的采樣信號定義為“0xAA”，然后采樣信號中插入噪聲和脈沖干擾信號“0x00”和“0xFF”，經過去極值平均濾波算法后可以將干擾信號“0x00”和“0xFF”濾除，濾除后將采樣信號“0xAA”求平均并輸出。

表2 LTC1569掃頻測試

圖8 去極值平均算法濾波仿真

2）濾波效果仿真

信號在使用過采樣和去極值平均濾波后，噪聲信號明顯衰弱，如圖9 所示。圖中的波形通過Matlab進行仿真。圖中的上面部分為帶有噪聲的傳輸信號，下面為濾波后的信號輸出。從對比結果可以發(fā)現，使用過采樣和濾波算法后，輸出波形的噪聲幅度下降為原噪聲幅度的三分之二，輸出波形明顯變得平滑，噪聲得到明顯抑制，實現較好濾波效果。

圖9 使用濾波算法的信號濾波前后對比圖

5.3 通道采集精度測試

1）采集通道標定

為了保證信號的高精度采集，在進行通道的采集精度測試前應該首先進行采集通道的標定。通過高精度電源輸出-3V～+3V 的交流電信號，步進值為1V，然后在上位機端將接收到的電壓值對應的數字量取10 次值，然后對10 次的數字量取平均值，然后將輸入的模擬電壓和對應的數字量的平均值建立對應關系，從而完成采集通道的標定，通過標定可以提高通道的采集精度，建立更加準確的電壓量和數字量之間的關系。

表2 通道標定對應關系

2）采集精度測試

脈壓傳感器輸出的信號經過調理、采樣、量化變成數字信號，然后通過以太網發(fā)送到上位機，實現波形的顯示以及數據存儲。由于脈壓信號屬于高頻信號，所以相對比與緩變信號采集信號平均值的方法，脈壓信號采集到的是一個瞬間值，可以通過多次采集模擬電壓的最大實測值驗證通道的采集精度。

經過多次采集后，將對應的最大電壓采集值記錄在表3 中，然后分別將對-3V～3V 之間的電壓值進行抽取樣本點的方式進行通道采集精度驗證，具體測試結果記錄在表3中。

表3 脈壓信號采集通道采集精度測試結果

實驗分別對通道CH1～CH8進行了模擬電壓信號通道采集精度驗證。由表3 可得，驗證采集板卡的通道采集精度最大為0.098%，滿足設計的通道輸出優(yōu)于0.1%要求，實現了較高精度脈壓信號的采集。

6 結語

本文基于頻率較寬的脈壓信號在采集過程中容易受到噪聲干擾的問題，設計了一種高精度的脈壓信號采集卡，分別從硬件電路設計和邏輯控制上對信號調理部分和采樣量化兩個部分做了優(yōu)化處理。硬件電路分析了濾波電路的頻響特性，在250kHz 處信號衰減在3dB 以內，且信號輸出穩(wěn)定。在邏輯控制中加入過采樣和去極值濾波算法。經多次測試，該采集卡可以較好地實現脈壓信號的采集，通道采集精度均優(yōu)于0.1%，滿足設計要求。本文的設計方法也為其他高頻信號的采集打開了新的思路，有一定的研究意義。