肖舒顏,郭 剛,*,王林飛,張 崢,陳啟明,高林春,王春林,張付強(qiáng),趙樹勇,劉建成

(1.中國(guó)原子能科學(xué)研究院 核物理研究所,北京 102413;2.中國(guó)科學(xué)院 微電子研究所,北京 100029)

空間環(huán)境中充滿著大量的高能帶電粒子,其可直接影響電子器件的運(yùn)行,進(jìn)而造成運(yùn)行異常、輸出錯(cuò)誤、功能中斷、數(shù)據(jù)崩潰、電腦系統(tǒng)崩潰,甚至部件永久失效等嚴(yán)重后果[1]。相關(guān)的研究表明帶電粒子輻射引起的單粒子效應(yīng)(SEE)和總劑量效應(yīng)(TID)是導(dǎo)致航天器運(yùn)行故障的主要原因。因此,對(duì)星載電子器件開展TID和SEE機(jī)理研究是現(xiàn)代航天器設(shè)計(jì)中的主要工作之一[2]。先前的相關(guān)研究表明電子器件的TID和SEE之間存在著明顯的協(xié)和效應(yīng)。國(guó)內(nèi)外從20世紀(jì)80年代開始就陸續(xù)開展了對(duì)電子器件TID與SEE之間協(xié)和效應(yīng)的研究。隨著電子器件工藝尺寸及抗輻射性能評(píng)估技術(shù)的發(fā)展,SRAM器件中TID與單粒子翻轉(zhuǎn)(SEU)協(xié)和效應(yīng)的研究已經(jīng)從最早的微米器件逐漸拓展到了亞微米器件和納米器件[3-14]。早期對(duì)特征尺寸為微米量級(jí)SRAM的研究表明,TID輻照會(huì)引發(fā)器件閾值電壓的漂移,進(jìn)而會(huì)對(duì)SEU敏感性有很大影響,最嚴(yán)重時(shí)器件的SEU截面在300 krad(Si)劑量輻照后增加了3個(gè)數(shù)量級(jí)[3-6]。對(duì)亞微米級(jí)SRAM協(xié)和效應(yīng)的研究結(jié)果顯示,亞微米級(jí)SRAM的協(xié)和效應(yīng)小于微米級(jí)SRAM,TID輻照后的器件SEU截面最大可以增加1個(gè)數(shù)量級(jí),且在其中發(fā)現(xiàn)了協(xié)和效應(yīng)的數(shù)據(jù)依賴性,即“印記效應(yīng)”[7-9]。隨著研究器件特征尺寸的進(jìn)一步減小,器件的TID影響機(jī)制發(fā)生了改變,從而導(dǎo)致了TID對(duì)SEE的影響也發(fā)生了改變。針對(duì)納米器件的研究表明,TID輻照對(duì)小尺寸工藝器件SEU截面的影響已幾乎不可察覺[10-11],TID輻照只能引起130 nm SRAM[12]和90 nm SRAM型FPGA BlockRAM[13]模塊SEU截面的小幅度增加,這些器件的協(xié)和效應(yīng)遠(yuǎn)不如微米級(jí)和亞微米級(jí)器件顯著,TID對(duì)于小尺寸MOS管的影響主要是在STI結(jié)構(gòu)中形成漏電流,由NMOS漏電和其寄生電阻共同作用使存儲(chǔ)單元低電平上拉會(huì)引起“印記效應(yīng)”,而PMOS漏電流增長(zhǎng)充電使存儲(chǔ)單元高電平下降時(shí)間延長(zhǎng)會(huì)引起“反印記效應(yīng)”[14]。

由于SRAM中TID和SEE協(xié)和效應(yīng)受器件結(jié)構(gòu)和制備工藝的影響較大,因此,目前業(yè)界還沒有就相關(guān)機(jī)理達(dá)成共識(shí)。Zheng等[15]研究了特征尺寸為130 nm采用PD SOI工藝的6T結(jié)構(gòu)SRAM中TID與SEU間的協(xié)和效應(yīng),結(jié)果顯示,TID輻照后器件的SEU截面有所增加,且器件SEU截面與TID輻照期間寫入的數(shù)據(jù)圖形間沒有明顯的依賴關(guān)系,TID輻照造成的晶體管閾值漂移會(huì)使存儲(chǔ)單元的靜態(tài)噪聲容限減小,最終使器件SEU截面增加。除此之外,有關(guān)SOI SRAM中的TID和SEE協(xié)和效應(yīng)的研究報(bào)道相對(duì)較少,其相關(guān)物理機(jī)制也尚未完全明了。本文針對(duì)國(guó)產(chǎn)130 nm 7T SOI SRAM開展TID與SEE協(xié)和效應(yīng)研究,通過實(shí)驗(yàn)規(guī)律結(jié)合理論分析闡明效應(yīng)機(jī)理,為未來抗輻射加固工作提供參考。

1 器件、測(cè)試方法與實(shí)驗(yàn)裝置

1.1 器件

本研究采用一款特殊設(shè)計(jì)的國(guó)產(chǎn)130 nm SOI SRAM器件,容量為64 Kbit,其存儲(chǔ)單元為7T結(jié)構(gòu),工作時(shí)由電壓為3.3 V 和1.5 V的兩個(gè)電源供電,分別用于輸入輸出電路和存儲(chǔ)單元陣列。如圖1所示,存儲(chǔ)單元由4個(gè)NMOS晶體管(N1、N2、N3、N4)、兩個(gè)PMOS(P1、P2)晶體管和1個(gè)延遲晶體管(N5)組成,存儲(chǔ)單元的特征尺寸為3.9 μm×3.4 μm。當(dāng)存儲(chǔ)單元讀取和寫入數(shù)據(jù)時(shí),N5的電阻變得非常低,晶體管被打開。當(dāng)數(shù)據(jù)寫入后進(jìn)入保持狀態(tài),N5關(guān)閉,其電阻將變得非常高,這樣可以有效地抑制單粒子瞬態(tài)對(duì)存儲(chǔ)單元的干擾,從而提高SOI SRAM的抗輻射性能。

圖1 7T SRAM存儲(chǔ)單元結(jié)構(gòu)示意圖

圖2a為SOI SRAM存儲(chǔ)單元中NMOS晶體管和PMOS晶體管的結(jié)構(gòu),它們是體下源場(chǎng)效應(yīng)晶體管(BUSFET),消除了由埋氧層形成漏電通道的物理?xiàng)l件,因此,漏電通道主要形成區(qū)域?yàn)闇\槽隔離氧化區(qū)(STI),這部分結(jié)構(gòu)在捕獲陷阱電荷后會(huì)在源極和漏極之間開啟微弱的漏電通道。圖2b為延遲晶體管N5的結(jié)構(gòu),它可以被認(rèn)為是由1個(gè)電阻和1個(gè)晶體管并聯(lián)的組合。

圖2 存儲(chǔ)單元中BUSFET結(jié)構(gòu)和延遲晶體管N5結(jié)構(gòu)示意圖

1.2 測(cè)試方法

為驗(yàn)證該款器件的協(xié)和效應(yīng)是否存在數(shù)據(jù)依賴性,特別針對(duì)其開發(fā)了測(cè)試系統(tǒng),測(cè)試系統(tǒng)通用于TID實(shí)驗(yàn)和SEE實(shí)驗(yàn),可在TID實(shí)驗(yàn)時(shí)對(duì)待測(cè)器件進(jìn)行偏置并寫入特定數(shù)據(jù),以便于在輻照后的SEE實(shí)驗(yàn)中對(duì)協(xié)和效應(yīng)的數(shù)據(jù)依賴性進(jìn)行驗(yàn)證。測(cè)試系統(tǒng)結(jié)構(gòu)如圖3所示。

圖3 測(cè)試系統(tǒng)結(jié)構(gòu)

為防止控制電路受到輻射影響,系統(tǒng)主要分為主板和子板兩部分,在子板中僅保留待測(cè)芯片和必要的通信接口,將主要的控制電路置于主板之上,主板和子板間通過30 m的長(zhǎng)線連接,保證了在器件輻照過程中控制系統(tǒng)可以始終處于輻射場(chǎng)外區(qū)域。

1.3 實(shí)驗(yàn)裝置

1) TID實(shí)驗(yàn)

TID實(shí)驗(yàn)在中國(guó)原子能科學(xué)研究院總劑量實(shí)驗(yàn)平臺(tái)上開展。實(shí)驗(yàn)使用劑量率為25 rad(Si)/s,共采用8個(gè)器件,分為4組,每組2個(gè)器件,輻照前對(duì)每組器件的其中1個(gè)寫入數(shù)據(jù)圖形“55”并在輻照過程中保持存儲(chǔ)狀態(tài),另1個(gè)僅施加偏置電壓。4組器件分別輻照到0、300、500和750 krad(Si),輻照前后對(duì)所有器件均進(jìn)行電參數(shù)測(cè)量。為防止TID和SEE實(shí)驗(yàn)之間的長(zhǎng)時(shí)間等待和準(zhǔn)備造成器件退火,對(duì)TID實(shí)驗(yàn)后的器件使用干冰保存,直到SEE實(shí)驗(yàn)前半小時(shí)取出放置到室溫再進(jìn)行下一步實(shí)驗(yàn)。

2) SEE實(shí)驗(yàn)

SOI SRAM的SEE實(shí)驗(yàn)在TID輻照后24 h內(nèi)進(jìn)行,并在中國(guó)原子能科學(xué)研究院HI-13串列加速器重離子SEE實(shí)驗(yàn)終端上開展。實(shí)驗(yàn)所用離子種類、能量、LET和在硅中射程列于表1,其中重離子射程和LET由SRIM程序計(jì)算得到。實(shí)驗(yàn)過程中對(duì)器件進(jìn)行了LET由高到低的輻照,并在輻照過程中同步測(cè)量器件的SEU情況,每次輻照前預(yù)先寫入數(shù)據(jù)圖形“55”或“AA”,單次輻照的停止條件為累計(jì)100個(gè)翻轉(zhuǎn)或達(dá)到1×107cm-2輻照注量,單次輻照完成后記錄輻照注量和相應(yīng)的翻轉(zhuǎn)次數(shù)用于計(jì)算SEU截面和后續(xù)分析。

表1 離子種類、能量、LET和在硅中射程

2 實(shí)驗(yàn)結(jié)果

2.1 TID實(shí)驗(yàn)對(duì)器件電參數(shù)的影響

在TID實(shí)驗(yàn)中,3組器件被分別輻照到300、500和750 krad(Si)的累積劑量,1組器件未進(jìn)行輻照。輻照后的器件電參數(shù)測(cè)量結(jié)果顯示,器件的讀寫功能正常,未出現(xiàn)存儲(chǔ)錯(cuò)誤,測(cè)試過程中SOI SRAM器件的靜態(tài)功耗電流(IDD)隨劑量的累積不斷增加,且在電參數(shù)測(cè)試中寫入不同數(shù)據(jù)模式的情況下出現(xiàn)了明顯的差異。圖4為在電參數(shù)測(cè)試階段分別寫入全0和全1兩種數(shù)據(jù)模式下IDD與累積劑量的關(guān)系。兩種模式在0 krad的初始情況下IDD均為0.002 4 mA,經(jīng)過750 krad劑量輻照后,全0模式下的IDD漲至1.26 mA,全1模式下的IDD漲至3.17 mA,全1模式下的電流漲幅明顯大于全0模式。

圖4 不同寫入模式下IDD與累積劑量的關(guān)系

2.2 TID對(duì)SEU截面的影響

通過重離子SEE實(shí)驗(yàn),得到TID輻照后的SEU截面情況。在TID輻照中和SEE實(shí)驗(yàn)中寫入相同數(shù)據(jù)模式的器件,其SEU截面相對(duì)于寫入不同數(shù)據(jù)模式器件的SEU截面并沒有明顯的上升,因此該款器件不存在明顯的“印記效應(yīng)”。SOI SRAM的SEU截面在TID輻照后出現(xiàn)了明顯的變化,且隨著累積劑量的不同而改變。

表2列出不同TID輻照后的翻轉(zhuǎn)截面。由表2可知,當(dāng)入射粒子LET為5.0 MeV·cm2/mg時(shí),TID輻照后的SEU截面相對(duì)輻照前有所提高,最高提高了2.2倍(500 krad(Si)劑量輻照后);當(dāng)入射粒子LET為13.85 MeV·cm2/mg時(shí),TID輻照后的SEU截面相對(duì)輻照前有所降低,最低降為輻照前的19.5%(500 krad(Si)劑量輻照后);當(dāng)入射粒子LET為21.8 MeV·cm2/mg時(shí),TID輻照后的SEU截面相對(duì)輻照前也有所降低,最低降為輻照前的34%(300 krad(Si)劑量輻照后);當(dāng)入射粒子LET為37.4 MeV·cm2/mg時(shí),TID輻照后的SEU截面相對(duì)輻照前同樣降低,最低降為輻照前的49.5%(750 krad(Si)劑量輻照后)。綜上所述,該款器件的SEU截面在TID輻照后呈現(xiàn)下降的趨勢(shì),這與文獻(xiàn)[16]報(bào)道的同種工藝6T SOI SRAM器件的研究結(jié)果完全相反。

表2 不同劑量輻照后的SEU截面

2.3 LET對(duì)SEU截面的影響

通過對(duì)不同TID輻照后的SEU截面進(jìn)行Weibull擬合和外推,得到完整的SEU截面曲線(圖5),圖5中包含擬合得到的飽和截面。器件在0、300、500和750 krad(Si)劑量輻照后的飽和截面分別為2.15×10-10、2.09×10-10、1.79×10-10、1.73×10-10cm2/bit,飽和截面在750 krad(Si)劑量輻照后最多下降了19.5%。假定飽和截面的10%處為SEU翻轉(zhuǎn)閾值所在點(diǎn)位,通過輔助線分析得到0、300、500、750 krad(Si)劑量輻照后的SEU閾值分別為5.13、5.18、5.17、5.17 MeV·cm2/mg,未出現(xiàn)明顯的變化。這一現(xiàn)象與文獻(xiàn)[8]的研究結(jié)果高度吻合,TID對(duì)SEU的影響主要是在飽和截面,而對(duì)翻轉(zhuǎn)閾值影響較小。

圖5 不同劑量輻照后的SRAM SEU截面擬合曲線

2.4 翻轉(zhuǎn)類型對(duì)SEU截面的影響

重離子LET為13.85 MeV·cm2/mg時(shí),寫入數(shù)據(jù)為“AA”情況下不同劑量輻照后的SEU中“1→0”和“0→1”翻轉(zhuǎn)的截面如圖6所示?？煽闯?未進(jìn)行TID輻照時(shí),器件SEU中“0→1”翻轉(zhuǎn)截面要遠(yuǎn)高于“1→0”翻轉(zhuǎn)截面;在TID輻照后“1→0”翻轉(zhuǎn)截面有升有降,總體在±30%左右波動(dòng),而“0→1”翻轉(zhuǎn)截面則整體呈現(xiàn)下降趨勢(shì),最大下降了78.3%。因此,“0→1”翻轉(zhuǎn)截面的降低是造成該款SRAM器件SEU截面降低的主要原因。

圖6 “1→0”和“0→1”翻轉(zhuǎn)的截面

3 討論

3.1 瞬態(tài)脈沖傳播電路分析

由于電子在硅中的遷移率比空穴大得多,電子在電場(chǎng)的驅(qū)動(dòng)下會(huì)迅速地被漏極收集,所以SOI SRAM的SEU截面是由處于關(guān)斷狀態(tài)的下拉NMOS晶體管決定的。圖7為存儲(chǔ)單元中“1→0”和“0→1”翻轉(zhuǎn)時(shí)單個(gè)瞬態(tài)脈沖傳播的等效電路。

圖7 SOI SRAM“1→0”(a)和“0→1”(b)翻轉(zhuǎn)時(shí)瞬態(tài)脈沖傳播的等效電路

3.2 TID對(duì)N5延遲晶體管的影響

在以往的研究[16]中表明,載流子遷移率在TID照射下會(huì)發(fā)生改變。晶體管中的載流子遷移率可由經(jīng)驗(yàn)式(1)[17]計(jì)算:

(1)

其中:αit和αot為模型參數(shù),表征氧化層內(nèi)固定電荷(ΔNot)和界面態(tài)電荷(ΔNit)對(duì)遷移率退化的貢獻(xiàn);μ0為輻照前的遷移率。

載流子遷移率的變化會(huì)改變N5的電阻率ρ,載流子遷移率和電阻率的關(guān)系可表示為:

(2)

其中:q為電荷;n0和p0為導(dǎo)帶電子濃度和價(jià)帶空穴濃度;μn和μp為電子和空穴的載流子遷移率。

由式(1)得到,隨著TID的照射,載流子遷移率逐步下降,而式(2)中μn和μp的下降會(huì)導(dǎo)致電阻率的提升,延遲晶體管N5的等效關(guān)態(tài)電阻會(huì)增加,從而提升其延遲作用,最終導(dǎo)致SOI SRAM的SEU截面下降。

3.3 協(xié)和效應(yīng)對(duì)抗輻射加固的啟示

航天器所搭載的電子器件在空間中受到輻射環(huán)境的影響會(huì)產(chǎn)生TID和SEE效應(yīng),以往的研究中通常認(rèn)為TID會(huì)使SEE進(jìn)一步劣化。通過本文的研究發(fā)現(xiàn),在特殊的器件結(jié)構(gòu)下,如本文中利用延遲晶體管N5作為加固的方案,TID的形成可能會(huì)降低SEE對(duì)器件的影響。TID在空間中主要由質(zhì)子或電子沉積能量所引發(fā),并隨著在軌時(shí)間的增加而不斷累積,所以具有類似設(shè)計(jì)的SOI SRAM在輻射環(huán)境中的抗SEE能力會(huì)隨著任務(wù)的進(jìn)行不斷變好,這為今后的宇航電子器件抗輻射加固提供了啟示。

4 結(jié)論

本文通過實(shí)驗(yàn)得到130 nm 7T SOI SRAM SEU截面隨TID的變化規(guī)律,采用Weibull擬合和外推得到器件的飽和截面和翻轉(zhuǎn)閾值,給出該款SOI SRAM的協(xié)和效應(yīng)機(jī)理機(jī)制,N5晶體管因?yàn)門ID輻照造成了載流子遷移率下降,使其等效關(guān)態(tài)電阻增加,提升了其延遲作用,導(dǎo)致翻轉(zhuǎn)截面大幅下降,這一現(xiàn)象證明了這種特殊結(jié)構(gòu)SOI SRAM中TID對(duì)器件抗SEE性能的促進(jìn)作用,對(duì)今后的電子器件抗輻射加固提供了啟示。