摘" 要：固態(tài)變壓器是一種采用高頻隔離電路實(shí)現(xiàn)中壓交流到低壓直流的功率變換裝置，具備高效率、高功率密度、模塊化和易擴(kuò)展等優(yōu)點(diǎn)，在高耗能的直流工業(yè)應(yīng)用中越來越具備吸引力。SST的模塊可采用三電平單向功率因數(shù)校正電路，較傳統(tǒng)全橋拓?fù)湎啾染邆涓叩碾妷撼惺苣芰?，成本較雙向拓?fù)涓汀Ｔ撐奶岢鲆环N適用于三電平PFC變換器的控制方法，可消除工頻中點(diǎn)電壓波動(dòng)，減少中間直流鏈接（dc-link）電容至傳統(tǒng)的1/3，大幅降低體積，可簡(jiǎn)化器件選型，降低成本。提出一種基于FPGA控制芯片的實(shí)現(xiàn)方法。在10 kW三電平模塊和單相三模塊級(jí)聯(lián)的SST樣機(jī)上對(duì)該文提出的方案進(jìn)行實(shí)驗(yàn)驗(yàn)證。

關(guān)鍵詞：三電平PFC；固態(tài)變壓器SST；中點(diǎn)波動(dòng)；控制方法；FPGA設(shè)計(jì)

中圖分類號(hào)：TN702" " " 文獻(xiàn)標(biāo)志碼：A" " " " " "文章編號(hào)：2095-2945（2023）31-0154-06

Abstract： Solid State Transformer （SST） is a power conversion device for converting the medium voltage alternating current （MVAC） into the low voltage alternating current （LVAC）. SST has advantages of high efficiency and power density， modularity and scalability， and becomes more attractive to high energy consumption industry. Three-level unidirectional power factor correction （PFC） rectifier can be used as the module of the SST system. It can take higher voltage stress than conventional full-bridge topology and has lower cost than bidirectional topology. This article proposed a control method which can almost eliminate the neutral-point （NP） voltage ripple and can save up to 2/3 dc-link capacitor volume， compared with the conventional method. Furthermore， the proposed control method can decrease the cost of switching devices. A simple implementation method based on FPGA controller is proposed. The proposed methods are experimentally verified on a 10 kW silicon carbide based three-level converter cell and a single-phase multi-cell SST prototype.

Keywords： three-level PFC; Solid State Transformer （SST）; neutral-point ripple; control method; FPGA design

隨著分布式新能源發(fā)電技術(shù)的進(jìn)步和直流用電設(shè)備的日益增多，低壓直流配電的需求日益上升。傳統(tǒng)方案采用工頻變壓器先將中壓交流電轉(zhuǎn)換成低壓交流電，再用AC/DC變換器將低壓交流電轉(zhuǎn)換成低壓直流電。固態(tài)變壓器（Solid State Transformer， SST）是一種采用高頻隔離電路實(shí)現(xiàn)中壓交流到低壓直流的功率變換裝置，相比于傳統(tǒng)的工頻變壓器方案，具有更高的功率密度和效率[1-3]。

SST通常是由多個(gè)AC/DC功率模塊串并聯(lián)組成，模塊的AC端串聯(lián)用于連接中壓電網(wǎng)，模塊的DC端并聯(lián)用于構(gòu)成直流母線。為減少串聯(lián)模塊數(shù)量，可選用三電平拓?fù)涞哪K結(jié)構(gòu)[4-5]來提升單模塊的輸入電壓承受能力。為了進(jìn)一步簡(jiǎn)化電路結(jié)構(gòu)，降低損耗，前級(jí)AC/DC可將雙向拓?fù)涮鎿Q為功率因數(shù)校正PFC（Power Factor Correction， PFC）整流器，SST單方向運(yùn)行[6-8]，對(duì)于數(shù)據(jù)中心這類高耗能應(yīng)用可實(shí)現(xiàn)更高的效率。

1" 單向SST拓?fù)浜腿娖秸{(diào)制

1.1" 拓?fù)浣Y(jié)構(gòu)

本文所提出的單向SST系統(tǒng)由多個(gè)單向AC/DC功率模塊串并聯(lián)組成，如圖1所示，模塊的AC端串聯(lián)用于連接中壓電網(wǎng)，例如中國(guó)的10 kV中壓電網(wǎng)，模塊的DC端并聯(lián)用于構(gòu)成直流母線。每個(gè)模塊均為DNPC三電平PFC整流器[9]和串聯(lián)半橋（Series Half Bridge， SHB）LLC隔離DC/DC變換器[10]組成的兩級(jí)式結(jié)構(gòu)。兩級(jí)變換器均連接dc-link母線的公共中點(diǎn)O。Dc-link總電壓Vdc為1 500 V左右，在星型連接組網(wǎng)時(shí)，每相串聯(lián)7個(gè)模塊即可接入10 kV電網(wǎng)。

本文采用的DNPC三電平PFC拓?fù)淙鐖D1中的第一個(gè)模塊所示，左橋臂是二極管半橋，由2個(gè)高耐壓的功率二極管D1和D2組成，右橋臂是三電平DNPC拓?fù)?，?個(gè)開關(guān)管S1—S4，2個(gè)箝位二極管管Dp和Dn組成。中間dc-link母線由2組獨(dú)立的電容Cp和Cn串聯(lián)組成。該拓?fù)涞闹饕獌?yōu)點(diǎn)是器件數(shù)目少，成本低，導(dǎo)通損耗小，效率高。

1.2" 開關(guān)模態(tài)

為方便后續(xù)說明，對(duì)符號(hào)進(jìn)行定義，dc-link電容的兩端分別為節(jié)點(diǎn)P和節(jié)點(diǎn)N，DNPC橋臂的輸出節(jié)點(diǎn)為a，二極管橋臂的輸出節(jié)點(diǎn)為b。電網(wǎng)電壓為vg，電網(wǎng)電流ig流入DNPC橋臂的方向?yàn)檎x前級(jí)流入中點(diǎn)的電流為iNP，定義dc-link電容Cp和Cn上的電壓分別為VdcP和VdcN，總電壓為Vdc。

DNPC三電平 PFC電路的工作方式由6種模態(tài)組成。

當(dāng)電流方向?yàn)榱魅隓NPC橋臂方向，則從整流二極管橋臂流出，二極管D2導(dǎo)通：①若電流流經(jīng)S1和S2，則端口電壓為（VdcP+VdcN），此時(shí)輸出電平定義為+2；②若電流流經(jīng)S3和Dn，則端口電壓為VdcN，此時(shí)輸出電平定義為+1；③若電流流經(jīng)S3和S4，則端口電壓為0，此時(shí)輸出電平定義為+0。

當(dāng)電流方向?yàn)榱鞒鯠NPC橋臂方向，則從整流二極管橋臂流入，二極管D1導(dǎo)通：①若電流流經(jīng)S3和S4，則端口電壓為-（VdcP+VdcN），此時(shí)輸出電平定義為-2；②若電流流經(jīng)S2和Dp，則端口電壓為-VdcP，此時(shí)輸出電平定義為-1；③若電流流經(jīng)S1和S2，則端口電壓為0，此時(shí)輸出電平定義為-0。

其中+0電平和-0電平均為0電平，假設(shè)2組dc-link電壓相等，DNPC三電平PFC電路可輸出5種電平。6種模態(tài)中，+1電平和-1電平模態(tài)下網(wǎng)側(cè)電流流經(jīng)電容中點(diǎn)，+2電平、-2電平和0電平工況下沒有中點(diǎn)電流。

2" 調(diào)制方法

2.1" 傳統(tǒng)三電平調(diào)制

文獻(xiàn)[9]采用傳統(tǒng)三電平調(diào)制方法，如圖2（a）所示，當(dāng)調(diào)制波處于0.5 Vdc和Vdc之間時(shí)，采用+1電平和+2電平進(jìn)行調(diào)制，當(dāng)調(diào)制波處于0和0.5 Vdc之間時(shí)，采用+0電平和+1電平進(jìn)行調(diào)制，當(dāng)調(diào)制波處于-0.5 Vdc和-Vdc之間時(shí)，采用-1電平和-2電平進(jìn)行調(diào)制，當(dāng)調(diào)制波處于0和-0.5 Vdc之間時(shí)，采用-0電平和-1電平進(jìn)行調(diào)制。

三電平調(diào)制方式可以降低開關(guān)紋波，減少濾波器體積，然而這種調(diào)制方式會(huì)造成嚴(yán)重的中點(diǎn)波動(dòng)問題。正半周期內(nèi)，+1電平時(shí)電網(wǎng)電流對(duì)中點(diǎn)充電，負(fù)半周期內(nèi)，-1電平時(shí)電網(wǎng)電流對(duì)中點(diǎn)放電。流經(jīng)中點(diǎn)的電流與±1電平作用的時(shí)間以及電網(wǎng)電流有關(guān)。

電容中點(diǎn)電壓波動(dòng)ΔVdcpp與電網(wǎng)電流幅值Ig成正比，與dc-link電容容值Cdc成反比，三電平調(diào)制時(shí)±1電平作用的時(shí)間與調(diào)制比m也有關(guān)，推導(dǎo)得到ΔVdcpp的公式如下

圖3（a）是采用三電平調(diào)制方法時(shí)的仿真波形，橋臂電壓工作于五電平模式。由于中點(diǎn)電流平均值iNP_avg較大，中點(diǎn)電位存在工頻周期的波動(dòng)ΔVdc，仿真時(shí)dc-link電容取值在1.5 mF，波動(dòng)幅值為31.4 V。由于開關(guān)管電壓應(yīng)力和電容耐壓能力受限，上半電容和下半電容的電壓峰值不能過大，因此需要設(shè)計(jì)較大的dc-link電容吸收中點(diǎn)的二倍頻波動(dòng)，使得模塊體積增大，成本升高。

2.2" 過渡型兩電平調(diào)制

針對(duì)三電平調(diào)制方法中點(diǎn)波動(dòng)大的缺陷，提出一種過渡型兩電平的調(diào)制方法，如圖2（b）所示，當(dāng)調(diào)制波處于0和Vdc之間時(shí)，采用+0電平和+2電平進(jìn)行調(diào)制，當(dāng)調(diào)制波處于0和-Vdc之間時(shí)，采用-0電平和-2電平進(jìn)行調(diào)制。為了防止DNPC橋臂換流時(shí)內(nèi)管過壓，+0電平和+2電平切換時(shí)經(jīng)過極短時(shí)間的+1電平進(jìn)行過渡，-0電平和-2電平切換時(shí)經(jīng)過極短時(shí)間的-1電平進(jìn)行過渡。由于每個(gè)開關(guān)周期內(nèi)均由0電平和±2電平進(jìn)行調(diào)制，±1電平作用時(shí)間很短，因此流入中點(diǎn)的電流非常小，可大幅降低中點(diǎn)電壓波動(dòng)，同時(shí)流經(jīng)箝位二極管的電流非常小，可節(jié)省二極管容量，降低器件成本。

可推導(dǎo)中點(diǎn)電壓波動(dòng)的公式如下

式中：ω為電網(wǎng)電壓角頻率；Ig為電網(wǎng)電流幅值；T1為+1電平或-1電平的作用時(shí)間；Ts為開關(guān)周期；Cdc為dc-link電容容值。

圖3（b）是采用過渡型兩電平調(diào)制方法的仿真波形，橋臂電壓工作于三電平模式，±1電平作用時(shí)間很短，因電網(wǎng)電流僅在極窄的時(shí)間內(nèi)流入中點(diǎn)，中點(diǎn)電流平均值極小。同樣的，dc-link電容取值在1.5 mF，波動(dòng)為1.5 V，與傳統(tǒng)三電平調(diào)制方法相比中點(diǎn)電位波動(dòng)降低了95%。相同紋波要求下，采用過渡型兩電平調(diào)制可大幅減少dc-link電容的用量，降低成本。實(shí)際設(shè)計(jì)模塊參數(shù)時(shí)選用dc-link電容為540 μF，與三電平調(diào)制相比下降至1/3。

3" 過渡型兩電平調(diào)制的實(shí)現(xiàn)方法

3.1" 開關(guān)時(shí)序設(shè)計(jì)

采用過渡型兩電平調(diào)制方法，如圖2（b）所示，每個(gè)開關(guān)周期內(nèi)，DNPC橋臂電壓vaO在+1電平和-1電平之間切換，中間通過0電平進(jìn)行過渡，DNPC橋臂的4個(gè)開關(guān)管需要合理分配開關(guān)時(shí)序才能確保換流時(shí)的內(nèi)管電壓應(yīng)力。

如圖4所示的開關(guān)時(shí)序適用于過渡型兩電平調(diào)制，當(dāng)vaO從+1電平切換至-1電平時(shí)，先關(guān)斷S1，然后開通S3，再關(guān)斷S2，最后開通S4；當(dāng)vaO從-1電平切換至+1電平時(shí)，先關(guān)斷S4，然后開通S2，再關(guān)斷S3，最后開通S1。這種開關(guān)時(shí)序可保證外管先完成換流，電壓應(yīng)力達(dá)到0.5 Vdc，內(nèi)管后換流，不會(huì)過壓；電流正負(fù)半周均通用，不依賴電流方向識(shí)別；且在一個(gè)開關(guān)周期內(nèi)具備對(duì)稱性，實(shí)現(xiàn)簡(jiǎn)單。

3.2" 控制算法和Burst功能設(shè)計(jì)

前級(jí)DNPC PFC電路由模塊DSP和模塊FPGA聯(lián)合控制。模塊DSP負(fù)責(zé)控制算法，通過采樣dc-link電壓和電網(wǎng)電流計(jì)算出調(diào)制波Ref信號(hào)，發(fā)送至模塊FPGA。模塊FPGA負(fù)責(zé)PWM調(diào)制生成4個(gè)開關(guān)管的驅(qū)動(dòng)信號(hào)。

前級(jí)PFC的控制策略沿用傳統(tǒng)的電壓外環(huán)電流內(nèi)環(huán)結(jié)構(gòu)，本文不做詳細(xì)介紹，控制框圖如圖5所示。特別的，PFC電路只支持電流單向流通，因此在空載和極輕載時(shí)電網(wǎng)電流無法回饋至電網(wǎng)，必然會(huì)給dc-link電容充電，使得dc-link電壓不受控地升高。因此本文提出一種基于電流給定值判定的Burst使能邏輯。電壓控制器的輸出經(jīng)過限幅作為電流給定igdr，若Vdc過高，則經(jīng)過電壓控制器積分使得igdr下降，當(dāng)igdrlt;0時(shí)PFC電路已經(jīng)沒有電流控制能力，因此閉鎖驅(qū)動(dòng)等待負(fù)載將dc-link電壓消耗，直到Vdclt;vdcref，igdr上升至igdrgt;0，再重新開啟驅(qū)動(dòng)。實(shí)際運(yùn)用時(shí)，為防止burst邏輯頻繁切換，加入滯環(huán)控制，當(dāng)igdrlt;-1 A時(shí)，閉鎖驅(qū)動(dòng)，Burst信號(hào)為1，當(dāng)igdrgt;0時(shí)，開啟驅(qū)動(dòng)，Burst信號(hào)為0。

3.3" 基于FPGA的PWM功能設(shè)計(jì)

FPGA根據(jù)DSP提供的Ref信號(hào)和Burst信號(hào)進(jìn)行調(diào)制，實(shí)現(xiàn)邏輯如圖6（a）所示，主要由載波生成模塊、比較模塊、死區(qū)生成模塊和Burst控制模塊4部分組成。

1）模塊FPGA根據(jù)預(yù)設(shè)的載波周期和每個(gè)模塊的相位，由計(jì)數(shù)器生成正三角載波CarrP和負(fù)三角載波CarrN，如圖7（a）所示。

2）將調(diào)制波Ref與2組載波分別同步進(jìn)行比較，生成Cmp1和Cmp2信號(hào)。若Refgt;0則使用與正載波比較的結(jié)果Cmp1；若Reflt;0則使用與副載波比較的結(jié)果Cmp2，得到base信號(hào)，對(duì)應(yīng)的比較過程如圖7（a）所示。

3）S1和S3互補(bǔ)導(dǎo)通，S2和S4互補(bǔ)導(dǎo)通，定義死區(qū)時(shí)間為Td，S2和S3同時(shí)導(dǎo)通的交疊時(shí)間定義為Tx，如圖7（b）所示。將死區(qū)生成模塊1的死區(qū)設(shè)置為（Td+Tx），根據(jù)base信號(hào)生成base1和base4一對(duì)互補(bǔ)信號(hào)。將死區(qū)生成模塊2和3的死區(qū)設(shè)置為Td，根據(jù)base1生成X1和X3 2個(gè)開關(guān)管的互補(bǔ)驅(qū)動(dòng)信號(hào)，根據(jù)base4生成X4和X2 2個(gè)開關(guān)管的互補(bǔ)驅(qū)動(dòng)信號(hào)。對(duì)應(yīng)的死區(qū)生成波形如圖7（b）所示。

4）Burst控制模塊根據(jù)DSP輸出的Burst信號(hào)進(jìn)行時(shí)序處理。DNPC橋臂為防止內(nèi)管過壓，閉鎖驅(qū)動(dòng)需要滿足外管先關(guān)，內(nèi)管后關(guān)的順序，開啟驅(qū)動(dòng)需要滿足內(nèi)管先開，外管后開的順序。如圖6（b）所示，采用一個(gè)死區(qū)生成模塊4，對(duì)burst信號(hào)進(jìn)行內(nèi)外管的使能延時(shí)，即可實(shí)現(xiàn)上述開關(guān)順序。

上述PWM生成模塊簡(jiǎn)單快速，正負(fù)半周的切換邏輯均兼容，采用死區(qū)生成模塊即可實(shí)現(xiàn)4個(gè)開關(guān)管的順序開關(guān)，安全可靠。

4" 實(shí)驗(yàn)結(jié)果

4.1" 實(shí)驗(yàn)平臺(tái)配置

搭建了一臺(tái)10 kW三電平模塊樣機(jī)，驗(yàn)證DNPC三電平 PFC的過渡型兩電平調(diào)制方法。PFC的輸入電感為6 mH， dc-link電容容值為540 μF，PFC的開關(guān)頻率設(shè)定為9 kHz。前級(jí)PFC控制dc-link電壓Vdc為1 500 V，后級(jí)LLC控制輸出電壓Vo為1 000 V，中點(diǎn)電壓由后級(jí)SHB LLC進(jìn)行控制。

過渡型兩電平調(diào)制的死區(qū)時(shí)間Td設(shè)定為1.5 μs，交疊時(shí)間Tx設(shè)定為0.5 μs。

4.2" 單模塊實(shí)驗(yàn)結(jié)果

過渡型兩電平調(diào)制的橋臂電壓實(shí)驗(yàn)波形如圖8（a）所示，開關(guān)周期Ts為111 μs，設(shè)定的1電平過渡時(shí)間T1約為2 μs，在一個(gè)開關(guān)周期內(nèi)，0電平和2電平之間的切換過程與理論分析一致，切換過程安全可靠。模塊負(fù)載設(shè)定為10 kW，電網(wǎng)電流正弦度良好，與電網(wǎng)電壓同相，輸出電壓穩(wěn)定在1 000 V。

過渡型兩電平調(diào)制下的dc-link電壓波形如圖8（b）所示，正負(fù)dc-link電壓相等，實(shí)現(xiàn)了中點(diǎn)平衡，且中點(diǎn)電壓紋波較小，不超過10 V。驗(yàn)證了過渡型兩電平調(diào)制可優(yōu)化中點(diǎn)電壓波動(dòng)。

低壓下的極輕載Burst工況實(shí)驗(yàn)波形如圖9所示，若不使能Burst功能，啟動(dòng)前級(jí)后，dc-link電壓會(huì)持續(xù)上升，超過設(shè)定值250 V，一直上升至保護(hù)，如圖9（a）所示。使能Burst功能后，開啟驅(qū)動(dòng)dc-link電壓上升，閉鎖驅(qū)動(dòng)dc-link電壓下降，實(shí)現(xiàn)了恒壓運(yùn)行，如圖9（b）所示。

4.3" 級(jí)聯(lián)系統(tǒng)實(shí)驗(yàn)結(jié)果

進(jìn)一步地，在由3臺(tái)10 kW三電平模塊組成的降額1×3系統(tǒng)上驗(yàn)證單向SST的基本功能，3個(gè)模塊輸入串聯(lián)，輸出并聯(lián)。采用載波移相技術(shù)，各個(gè)模塊交錯(cuò)開關(guān)，系統(tǒng)等效開關(guān)頻率為單模塊開關(guān)頻率的3倍，Tse=37 μs，如圖10所示，輸入總橋臂電壓波形為7電平。

5" 結(jié)論

本文針對(duì)一種基于級(jí)聯(lián)三電平DNPC PFC拓?fù)涞膯蜗騍ST架構(gòu)，提出了一種過渡型兩電平的調(diào)制方法，可解決傳統(tǒng)三電平調(diào)制帶來的中點(diǎn)電壓波動(dòng)大的問題，減小dc-link濾波電容的體積；并且可減小箝位二極管的導(dǎo)通電流，減少導(dǎo)通損耗，提高效率，可選擇更小規(guī)格的二極管器件，從而降低成本。設(shè)計(jì)了一種DNPC橋臂4個(gè)開關(guān)管的動(dòng)作時(shí)序，確保換流時(shí)內(nèi)管不會(huì)過壓，并且基于FPGA進(jìn)行PWM實(shí)現(xiàn)。最后給出了在模塊樣機(jī)和系統(tǒng)樣機(jī)上的實(shí)驗(yàn)波形，驗(yàn)證了所提出的調(diào)制方法和控制方法對(duì)的可行性和高效性。

參考文獻(xiàn)：

[1] 榮強(qiáng).模塊級(jí)聯(lián)型固態(tài)變壓器及其控制策略的研究[D].杭州：浙江大學(xué)，2014.

[2] 李子欣，高范強(qiáng)，趙聰，等.電力電子變壓器技術(shù)研究綜述[J].中國(guó)電機(jī)工程學(xué)報(bào)，2018，38（5）：1274-1289.

[3] 滕尚甫，陳文超，胡耀盟.中高壓直流輸出的固態(tài)變壓器研究[J].科技創(chuàng)新與應(yīng)用，2016（15）：71.

[4] WU C M， LAU W H. A five-level neutral-point-clamped H-bridge PWM inverter with superior harmonics suppression： a theoretical analysis[C]//Circuits and Systems， 1999（5）：198-201.

[5] JIH-SHENG L， MAITRA A.， MANSOOR A.， et al. Multilevel intelligent universal transformer for medium voltage applications[C]//Industry Applications Conference， 2005（3）：1893-1899.

[6] ROTHMUND D.， ORTIZ G.， KOLAR J.W.. SiC-based unidirectional solid-state transformer concepts for directly interfacing 400 V DC to Medium-Voltage AC distribution systems[C]//2014 IEEE 36th International Telecommunications Energy Conference， 2014：1-9.

[7] 劉桂花.無橋PFC拓?fù)浣Y(jié)構(gòu)及控制策略研究[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2009.

[8] ZHANG M T， YIMIN J， Institute of electric and electronic engineer. Single-phase three-level boost power factor correction converter[C]//Applied Power Electronics Conference and Exposition， 1995.1995，10（1）：434-439.

[9] KIM， JUN-SEOK， LEE， et al. High-Efficiency Bridgeless Three-Level Power Factor Correction Rectifier[J]. IEEE Transactions on Industrial Electronics，2017，64（2）：1130-1136.

[10] JIAO Y， JOVANOVIC M M. Topology Evaluation and Comparison for Isolated Multilevel DC/DC Converter for Power Cell in Solid State Transformer[C]//2019 IEEE Applied Power Electronics Conference and Exposition （APEC）.IEEE， 2019（5）：198-201.