王 宇，祝健楊，何雨旻，劉德宏，陳軍健

（1.貴州電網(wǎng)有限責(zé)任公司電力科學(xué)研究院，貴州貴陽 550002；2.南方電網(wǎng)數(shù)字電網(wǎng)研究院有限公司，廣東 廣州 510663）

在電網(wǎng)數(shù)字化轉(zhuǎn)型過程中，海量電力數(shù)據(jù)訪問驗(yàn)證技術(shù)存在芯片功耗大，易發(fā)生數(shù)據(jù)過載且驗(yàn)證過程損失大的問題。傳統(tǒng)的多核芯片低功耗驗(yàn)證系統(tǒng)主要包括基于UPF 的低功耗驗(yàn)證系統(tǒng)和基于MDP的低功耗驗(yàn)證系統(tǒng)?；赨PF 的低功耗驗(yàn)證系統(tǒng)在驗(yàn)證復(fù)雜芯片時(shí)，需要大量斷言檢查，驗(yàn)證效率低[1-2]。基于MDP 的低功耗驗(yàn)證系統(tǒng)對(duì)中斷位置需要進(jìn)行重復(fù)分析與驗(yàn)證，耗時(shí)較長(zhǎng)[3]。

為了更好地驗(yàn)證多核芯片的低功耗性能，該文提出了一種基于CNN 的多核芯片低功耗驗(yàn)證系統(tǒng)，分別從硬件和軟件方面對(duì)系統(tǒng)進(jìn)行了設(shè)計(jì)。

1 系統(tǒng)硬件設(shè)計(jì)

1.1 ARM720T處理器設(shè)計(jì)

納米級(jí)芯片的出現(xiàn)，使得芯片的頻率和密度大大增加，多核芯片是普通芯片的升級(jí)，通過任務(wù)劃分成功實(shí)現(xiàn)橫向擴(kuò)展，功耗是制約多核芯片的重要因素，主要來自漏電消耗和動(dòng)態(tài)消耗，低功耗、高精度、迷你外型是目前人們對(duì)芯片的追求，由于多核芯片低功耗設(shè)計(jì)的要求逐漸提高，因此人們對(duì)低功耗驗(yàn)證系統(tǒng)也有了更高的要求[4]。

處理器的作用是執(zhí)行處理指令，保證系統(tǒng)工作的快速性和正確性[5-6]。處理器采用ARM720T，它是一種采用集成式32 位的微處理器。ARM720T 微處理器結(jié)構(gòu)如圖1 所示。

圖1 ARM720T微處理器結(jié)構(gòu)

根據(jù)圖1 可知，ARM720T 微處理器外部連接3 個(gè)接口，分別是AMBA 總線接口、ITAG 調(diào)試接口和協(xié)調(diào)處理器接口，采用數(shù)據(jù)buffer 和地址buffer 連接，并實(shí)時(shí)配合控制和時(shí)鐘邏輯[7]。

1.2 寫緩沖器

寫緩沖器的作用主要是存放微處理器即將寫入存儲(chǔ)器的所有數(shù)據(jù)。寫緩沖器大大改善了Cache 的計(jì)算性能，當(dāng)處理器有數(shù)據(jù)要替換時(shí)，可以直接在寫緩沖器上進(jìn)行改進(jìn)，而無需設(shè)計(jì)存儲(chǔ)器。該文研究的寫緩沖器電路圖如圖2 所示。

觀察圖2可知，寫緩沖器電路內(nèi)部有4個(gè)電阻，兩個(gè)電容。在該系統(tǒng)中，寫緩沖器先把要寫的數(shù)據(jù)高速寫入緩沖器，再由寫緩沖器低速寫入數(shù)據(jù)存儲(chǔ)器中，寫緩沖器在高速的微處理器和低速的數(shù)據(jù)存儲(chǔ)器之間起到了數(shù)據(jù)緩沖的作用[9-10]。

1.3 程序存儲(chǔ)器

存儲(chǔ)模塊用于存放系統(tǒng)程序和各類數(shù)據(jù)，由存儲(chǔ)器和接口構(gòu)成。存儲(chǔ)器采用SST89E516RD 單片機(jī)，SST89E516RD 單片機(jī)工作原理圖如圖3 所示。

圖3 SST89E516RD單片機(jī)工作原理圖

根據(jù)圖3 可知，該文研究的單片機(jī)通過3 個(gè)電阻實(shí)現(xiàn)電路接地。單片機(jī)的存儲(chǔ)大小為128 Mbit，存儲(chǔ)空間由若干個(gè)互相獨(dú)立的128 kbyte 擦除塊組成，擦除操作能擦除芯片中預(yù)先編輯好的域代碼，存儲(chǔ)器地址塊的空間為0x0000 3000 到0x0000 3FFF，通過單片機(jī)將程序存儲(chǔ)空間擴(kuò)充至64K。此外，該系列產(chǎn)品充分利用了超級(jí)Flash 創(chuàng)新技術(shù)，存儲(chǔ)塊black 0占用64/32K 存儲(chǔ)空間，存儲(chǔ)塊black 1 占用8K 存儲(chǔ)空間[11-12]。

1.4 SDRAM中斷控制器

中斷控制器的作用是調(diào)度系統(tǒng)任務(wù)，必要時(shí)中斷系統(tǒng)請(qǐng)求。控制模塊的主要部件是EP7312 中斷控制器，包括SDRAM 中斷控制器和外部存儲(chǔ)接口控制器。SDRAM 中斷控制器結(jié)構(gòu)如圖4 所示。

圖4 SDRAM中斷控制器結(jié)構(gòu)

觀察圖4 可知，SDRAM 控制器能支持兩組外部SDRAM，當(dāng)CPU就緒時(shí)其自動(dòng)啟動(dòng)自動(dòng)更新。SDRAM控制器內(nèi)部容量為16 Mbyte，尋址空間為256 byte。根據(jù)A0-A11 和BA0/BA1 信號(hào)，找到SDRAM 的具體地址，再依據(jù)控制信號(hào)進(jìn)行操作。外部存儲(chǔ)接口控制器的特點(diǎn)：有6 個(gè)可選的編程信號(hào)、可編程等待狀態(tài)為0～8、可編程的總線寬度為8～32 位，EP7312 直接與一個(gè)LCD 面板相連，面板的大小可調(diào)節(jié)，中斷控制器能同時(shí)控制兩個(gè)FIQ 及兩個(gè)IRQ 中斷源產(chǎn)生的中斷[13]。

2 系統(tǒng)軟件設(shè)計(jì)

2.1 集中度驗(yàn)證

在進(jìn)行多核芯片的低功耗驗(yàn)證時(shí)，首先需要整體衡量多核芯片的低功耗程度。交并比可以用于度量相似性，是判斷多核芯片低功耗的關(guān)鍵指標(biāo)，但是，原始交并比有一定的缺點(diǎn)，驗(yàn)證中一些重要的參數(shù)可能被視為冗余而被錯(cuò)誤篩選掉。該文在交并比的基礎(chǔ)上作出了改進(jìn)，利用“集中度”來衡量多核芯片的低功耗程度，“集中度”指的是驗(yàn)證的中心與低功耗真值的標(biāo)準(zhǔn)距離，更靠近真值的多核芯片，被認(rèn)為具有更低的功耗[14]。

2.2 低功耗特征重現(xiàn)

針對(duì)不同的多核芯片，低功耗驗(yàn)證對(duì)所有芯片的操作無差別，但是，由于多核芯片的類型不同，低功耗驗(yàn)證時(shí)不可避免會(huì)損失一些性能特點(diǎn)。為了解決這個(gè)問題，該文設(shè)計(jì)了一種基于CNN 的低功耗特征重現(xiàn)模塊。該模塊能夠根據(jù)多核芯片的整體性能和幾何結(jié)構(gòu)特點(diǎn)對(duì)低功耗特征進(jìn)行重新分配，彌補(bǔ)驗(yàn)證過程中的低功耗特征損失。低功耗特征重現(xiàn)原理如圖5 所示。

圖5 低功耗特征重現(xiàn)原理

如圖5 所示，基于CNN 的低功耗特征重現(xiàn)模塊的本質(zhì)是數(shù)據(jù)的輸入與輸出，模型不需要精確的數(shù)據(jù)表達(dá)式就能學(xué)習(xí)輸入與輸出之間的映射關(guān)系?；贑NN 的低功耗特征重現(xiàn)模塊以多核芯片的整體性能為輸入，以低功耗特征為輸出，重現(xiàn)模塊由捕捉長(zhǎng)短距離的兩種內(nèi)核組成，對(duì)于每個(gè)多核芯片的整體特征，利用CNN 輸入特征圖的通道數(shù)目，針對(duì)依賴長(zhǎng)距離的特征，使用條帶化操作捕捉窄特征，根據(jù)特征分布緊密的情況，通過金字塔模型獲取多核芯片的前后信息。

2.3 驗(yàn)證系統(tǒng)建立

為了有效降低整個(gè)金字塔的相鄰特征層在合并時(shí)出現(xiàn)的問題，在每個(gè)相鄰特征之間分別插入FPN層，形成RPN 網(wǎng)格結(jié)構(gòu)。PRN 上集合了多核芯片的整體特征，通過低功耗特征重現(xiàn)得到幾何編碼特征圖，利用CNN 對(duì)幾何特征圖的像素進(jìn)行重新分配，得到重現(xiàn)的低功耗特性，根據(jù)低功耗驗(yàn)證結(jié)果判斷多核芯片是否為低功耗芯片。

驗(yàn)證主系統(tǒng)任務(wù)損失函數(shù)的計(jì)算公式如式（1）所示：

其中，LC為驗(yàn)證主系統(tǒng)的任務(wù)損失；CE(Gi,Pi)為單核任務(wù)損失函數(shù)；Gi為真值標(biāo)簽；Pi為預(yù)測(cè)標(biāo)簽。

CE(Gi,Pi)可通過式（2）進(jìn)行計(jì)算：

邊緣任務(wù)損失的計(jì)算公式如（3）所示：

其中，LR為邊緣任務(wù)的損失；smoothL1(di[j])是smoothL1損失函數(shù)；di為邊緣預(yù)測(cè)值與真值的差。驗(yàn)證系統(tǒng)總的任務(wù)損失等于驗(yàn)證系統(tǒng)主任務(wù)損失加邊緣任務(wù)損失，這證明驗(yàn)證系統(tǒng)有效[15-16]。

3 實(shí)驗(yàn)研究

為了檢測(cè)該文設(shè)計(jì)的基于CNN 的多核芯片低功耗驗(yàn)證系統(tǒng)的有效性，選用該文提出設(shè)計(jì)的進(jìn)行實(shí)驗(yàn)研究。設(shè)定實(shí)驗(yàn)參數(shù)如表1 所示。

表1 實(shí)驗(yàn)參數(shù)

根據(jù)上述參數(shù)，選用該文設(shè)計(jì)的驗(yàn)證系統(tǒng)和文獻(xiàn)[3]、文獻(xiàn)[4]的驗(yàn)證系統(tǒng)進(jìn)行實(shí)驗(yàn)對(duì)比。

分別比較驗(yàn)證過程的損失量和平均精度，得到的實(shí)驗(yàn)結(jié)果如圖6-8 所示。

圖6 該文系統(tǒng)回歸任務(wù)損失量實(shí)驗(yàn)結(jié)果

圖8 文獻(xiàn)[4]系統(tǒng)回歸任務(wù)損失量實(shí)驗(yàn)結(jié)果

根據(jù)圖6-8 可知，迭代次數(shù)共80 次，隨著迭代次數(shù)的增加，回歸任務(wù)損失量也在逐漸減小，該文系統(tǒng)的損失值最低，與傳統(tǒng)系統(tǒng)相比，損失值降低了10%以上。該文設(shè)計(jì)的系統(tǒng)利用骨干網(wǎng)絡(luò)進(jìn)行分析，通過并行調(diào)度技術(shù)和任務(wù)映射技術(shù)，對(duì)信息進(jìn)行層次化分解，確定矩陣類任務(wù)，對(duì)數(shù)據(jù)進(jìn)行動(dòng)態(tài)分析，內(nèi)部設(shè)定了監(jiān)視子網(wǎng)，能夠很好地實(shí)現(xiàn)信息采集和計(jì)算，確定動(dòng)態(tài)流信息，確保在驗(yàn)證過程中系統(tǒng)的可視化程度和自動(dòng)化程度都能得以提升。

對(duì)系統(tǒng)精度進(jìn)行檢測(cè)，分別比較包圍盒平均精度，得到的實(shí)驗(yàn)結(jié)果如表2 所示。

表2 包圍盒平均精度實(shí)驗(yàn)結(jié)果

根據(jù)表2 可知，包圍盒平均精度隨著迭代次數(shù)的增加而逐漸提高，該文系統(tǒng)精度最高，當(dāng)?shù)螖?shù)達(dá)到10 次時(shí)，文獻(xiàn)[3]提出的系統(tǒng)精度為0.75，文獻(xiàn)[4]提出的系統(tǒng)精度為0.84，而該文系統(tǒng)精度可以達(dá)到0.97，平均精度提高了0.15。

4 結(jié)束語

該文利用CNN 重現(xiàn)多核芯片的低功耗特性[17-18]，介紹了多核芯片低功耗驗(yàn)證的整體架構(gòu)，引入的金字塔模型能夠準(zhǔn)確獲取多核芯片的全部信息，利用CNN 技術(shù)對(duì)多核芯片的低功耗特性進(jìn)行重新分配，避免了驗(yàn)證過程中低功耗特性的擠壓變形，另外，通過對(duì)驗(yàn)證系統(tǒng)任務(wù)損失的計(jì)算，驗(yàn)證了系統(tǒng)的有效性。