劉卓睿，安 義，蔡木良，熊健豪，劉 蓓，韓 星

（國網(wǎng)江西省電力有限公司電力科學(xué)研究院，江西南昌 330096）

配電網(wǎng)長期實行“環(huán)網(wǎng)設(shè)計、開環(huán)運行”方式，即使已進(jìn)行配電自動化改造，故障隔離及故障后復(fù)電倒閘操作仍會造成非故障區(qū)的短時停電[1]。若進(jìn)行跨分區(qū)合環(huán)，饋線兩側(cè)因存在電源幅值、相角差，合環(huán)運行會出現(xiàn)較大的沖擊電流和合環(huán)電流，將嚴(yán)重影響電網(wǎng)安全運行。

背靠背柔性直流基于共用直流母線的電壓源換流器，將交流系統(tǒng)進(jìn)行AC-DC-AC 解耦互聯(lián)，可實現(xiàn)任意饋線長期安全合環(huán)運行。為了更好地實現(xiàn)互聯(lián)控制，需要利用固態(tài)開關(guān)實現(xiàn)直流連接[2-3]。隨著半導(dǎo)體技術(shù)的不斷發(fā)展，基于第三代半導(dǎo)體材料SiC的MOSFET 日益成熟[4-5]，相比于傳統(tǒng)的Si 材料，SiC材料擁有更高的晶體穩(wěn)定度和更低的導(dǎo)通損耗，因此基于SiC-MOSFET 的固態(tài)開關(guān)對供配電系統(tǒng)功率和體積的要求，是未來的發(fā)展方向[6]。在固態(tài)開關(guān)設(shè)計中，為了提高主電路載流能力和供電冗余度，需要將多個SiC-MOSFET 并聯(lián)使用從而減小單個SiCMOSFET 的電流應(yīng)力，提高其壽命和可靠性[7-9]。但多個SiC-MOSFET 并聯(lián)使用時會發(fā)生并聯(lián)支路電流的不均衡現(xiàn)象[10-13]，嚴(yán)重時會引起SiC-MOSFET 的失效，影響到整個固態(tài)開關(guān)的安全。

針對SiC-MOSFET 并聯(lián)支路電流的不均衡，該文將首先對SiC-MOSFET 并聯(lián)均流的影響因素進(jìn)行數(shù)學(xué)分析和仿真驗證，其次提出一種SiC-MOSFET并聯(lián)支路動態(tài)電流均衡方法，最后通過數(shù)學(xué)推導(dǎo)和實驗對上述方法進(jìn)行驗證。

1 固態(tài)開關(guān)工作原理

固態(tài)開關(guān)是集繼電器的轉(zhuǎn)換功能與斷路器的保護(hù)功能于一體的一種新型智能開關(guān)設(shè)備，其一方面可以通過檢測負(fù)載上的電壓電流來開通、關(guān)斷電路，另一方面也可以通過上位機(jī)的指令來開通、關(guān)斷電路[14-15]。

圖1 為SiC-MOSFET 固態(tài)開關(guān)基本的結(jié)構(gòu)框圖，從圖1 中可以看出，固態(tài)開關(guān)可以分為主電路部分、數(shù)據(jù)采集部分、控制模塊部分、上位機(jī)部分、驅(qū)動電路部分和供電電源部分等。

圖1 固態(tài)開關(guān)結(jié)構(gòu)框圖

主電路部分主要包括功率電源、開關(guān)管Q1、Q2和負(fù)載，其是固態(tài)開關(guān)的功率執(zhí)行部分，其主要功能是將能量由電源傳送到負(fù)載，核心部件為功率開關(guān)管，因為SiC-MOSFET 具有高擊穿場強(qiáng)、低導(dǎo)通損耗和高熱導(dǎo)率等優(yōu)良特性，更符合固態(tài)開關(guān)設(shè)計的要求，故開關(guān)管Q1、Q2選擇為SiC-MOSFET；數(shù)據(jù)采集部分包括采樣模塊和信號調(diào)理模塊，其主要功能是把固態(tài)開關(guān)主電路的電壓、電流信息傳遞給系統(tǒng)的控制模塊，其中采樣電路的功能是對主功率電路的電壓、電流信息進(jìn)行采樣并傳遞給信號調(diào)理模塊，信號調(diào)理模塊的功能是對采樣后得到的電壓、電流信息進(jìn)行濾波處理，然后傳遞給控制模塊部分；控制模塊部分作為固態(tài)開關(guān)的邏輯處理中樞，首先要對信號調(diào)理模塊輸出的電壓、電流信號進(jìn)行模數(shù)轉(zhuǎn)換，然后對數(shù)字電壓、電流信號和上位機(jī)控制指令進(jìn)行邏輯判斷，最后控制模塊輸出控制信號給驅(qū)動電路，控制主電路SiC-MOSFET 的開通與關(guān)斷。

2 并聯(lián)均流影響因素分析

圖2 為SiC-MOSFET 并聯(lián)測試電路示意圖，圖中包含兩個理想的SiC-MOSFET，分別為Q1和Q2，其驅(qū)動信號由單一驅(qū)動器產(chǎn)生，Cgs1(Cgs2)、Cgd1(Cgd2)、Cds1(Cds2)分別為Q1(Q2)的柵源電容、柵漏電容和漏源電容，Lg1(Lg2)、Rg1(Rg2)分別為Q1(Q2)柵極封裝和電路走線所產(chǎn)生的寄生電感和寄生電阻，Ld1(Ld2)、Rd1(Rd2)分別為Q1(Q2)漏極封裝和電路走線所產(chǎn)生的寄生電感和寄生電阻，Ls1(Ls2)、Rs1(Rs2)分別為Q1(Q2)源極封裝和電路走線所產(chǎn)生的寄生電感和寄生電容，Udc為主電路電壓Lload和Rload為負(fù)載電電感和負(fù)載電阻，D 為負(fù)載反并聯(lián)二極管。

圖2 SiC-MOSFET并聯(lián)測試電路示意圖

當(dāng)驅(qū)動脈沖為高電平時，分別通過Lg1、Rg1、Ls1、Rs1和Lg2、Rg2、Ls2、Rs2對電容Cgs1和Cgs2進(jìn)行充電，從而使得Q1和Q2由截止?fàn)顟B(tài)轉(zhuǎn)變?yōu)轱柡蜖顟B(tài)，最后到達(dá)線性狀態(tài)，同時直流電源Udc分別通過Ld1、Rd1、Q1、Ls1、Rs1和Ld2、Rd2、Q2、Ls2、Rs2對負(fù)載進(jìn)行供電；當(dāng)驅(qū)動脈沖為低電平時，電容Cgs1和Cgs2分別通過Lg1、Rg1、Ls1、Rs1和Lg2、Rg2、Ls2、Rs2進(jìn)行放電，從而使得Q1、Q2由線性狀態(tài)轉(zhuǎn)變?yōu)轱柡蜖顟B(tài)，最后到達(dá)截止?fàn)顟B(tài)，同時負(fù)載Lload和Rload通過反并聯(lián)二極管D 進(jìn)行續(xù)流放電。

SiC-MOSFET 開關(guān)過程中，器件的漏極電流id隨柵源電壓Vgs的變化而變化：

式中，Udc為直流電源電壓，Rds(on)為SiC-MOSFET的通態(tài)電阻，Rload為電路的負(fù)載電阻，Rd和Rs分別為SiC-MOSFET 漏極和源極寄生電阻，Vth為SiCMOSFET的閾值電壓，L和W分別是SiC-MOSFET 的溝道長度和溝道寬度，μn是SiC-MOSFET 反型層中電子遷移率，Cox是SiC-MOSFET 單位面積柵氧化層電容。

由式（1）可知，通態(tài)電阻Rds(on)會直接影響SiCMOSFET 處于線性區(qū)時的電流，即SiC-MOSFET 的靜態(tài)電流，而閾值電壓Vth會直接影響SiC-MOSFET 處于飽和區(qū)時的電流，即SiC-MOSFET 的動態(tài)電流。圖3 為SiC-MOSFET 器件參數(shù)分散性測試電路。

圖3 SiC-MOSFET器件參數(shù)分散性測試電路

以UnitedSiC 公司生產(chǎn)的UF3C065040K3S 為例，測試7 只樣品SiC-MOSFET 通態(tài)電阻Rds(on)和閾值電壓Vth參數(shù)的分散性。在測試SiC-MOSFET 的通態(tài)電阻Rds(on)時，驅(qū)動電壓Vdrive、主電路電壓Udc和負(fù)載電阻分別保持為15 V、28 V 和5 Ω不變，通過測得負(fù)載兩端的電壓Vload，即可得知SiC-MOSFET 器件的通態(tài)電阻Rds(on)值為:

測試SiC-MOSFET 器件的閾值電壓Vth時，保持主電路電壓Udc和負(fù)載電阻Rload分別為28 V 和5 Ω不變，驅(qū)動電壓Vdrive從零開始緩慢上升，利用電壓表測試負(fù)載兩端的電壓Vload，當(dāng)Vload不為零時，此時的驅(qū)動電壓Vdrive即為SiC-MOSFET 的閾值電壓Vth。

表1 為測試所得的SiC-MOSFET 通態(tài)電阻Rds(on)和閾值電壓Vth分布情況表，由表1 可知，此組樣品SiC-MOSFET 的通態(tài)電阻Rds(on)和閾值電壓Vth分別分布在32～51 mΩ和4.3～5.5 V 之間，均存在相對偏差，分散性較大。

表1 SiC-MOSFET通態(tài)電阻和閾值電壓分布情況表

1）通態(tài)電阻Rds(on)分散性的影響

通過對式(1)的分析可知，通態(tài)電阻Rds(on)主要影響的是SiC-MOSFET 處于線性區(qū)時的電流，即影響SiC-MOSFET 并聯(lián)時的靜態(tài)均流。SiC-MOSFET 并聯(lián)電流通態(tài)電阻影響示意圖如圖4 所示。

圖4 SiC-MOSFET并聯(lián)電流通態(tài)電阻影響示意圖

以圖4 中兩個SiC-MOSFET 并聯(lián)均流為例，假設(shè)兩個器件的通態(tài)電阻分別為Rds1(on)和Rds2(on)，那么在通態(tài)情況下，流過兩個SiC-MOSFET 的靜態(tài)電流可以表示為：

由式（3）可知，當(dāng)并聯(lián)SiC-MOSFET 處于通態(tài)時，流過各個器件的漏極電流Id與其通態(tài)電阻Rds(on)是負(fù)相關(guān)的，由于各個支路的通態(tài)電阻Rds(on)不一致，這會導(dǎo)致通態(tài)電阻小的支路會流過大的電流，最終造成并聯(lián)各支路靜態(tài)電流的不均衡。

定義電流不均衡度為：

式中，Iav為并聯(lián)電流的平均值，In為第n支路的電流值。另外由于流過電流較大的支路會產(chǎn)生更大的熱量，而UF3C065040K3S 的通態(tài)電阻Rds(on)是正溫度系數(shù)的，這會使得大電流支路SiC-MOSFET 的通態(tài)電阻因溫度升高而變大，進(jìn)而使得該支路的電流減小，這種負(fù)反饋調(diào)節(jié)能力在一定程度上可以抑制SiC-MOSFET 各支路靜態(tài)電流的不均衡。

2）閾值電壓Vth分散性的影響

通過式（1）可知，閾值電壓Vth主要影響的是SiC-MOSFET 處于飽和區(qū)時的電流，即影響SiCMOSFET 并聯(lián)時的動態(tài)均流。同時由前面的分析可知，SiC-MOSFET 的開關(guān)過程是驅(qū)動電路向SiCMOSFET 柵源電容Cgs充放電的過程，所以當(dāng)并聯(lián)SiC-MOSFET 使用單一驅(qū)動電路時，在其開通過程中，閾值電壓較低的支路會先導(dǎo)通，同時承擔(dān)較大的電流，而閾值電壓較高的支路會后導(dǎo)通，承擔(dān)較小的電流；在其關(guān)斷過程中，閾值電壓較高的支路會先關(guān)斷，同時承擔(dān)較小的電流，而閾值電壓較低的支路會后關(guān)斷，承擔(dān)較大的電流。即SiCMOSFET 的閾值電壓Vth會直接影響其并聯(lián)支路的動態(tài)均流。

3 基于柵源補(bǔ)償電容的均流方法

SiC-MOSFET 動態(tài)電流是指SiC-MOSFET 開通和關(guān)斷階段通過漏極的電流。影響SiC-MOSFET 動態(tài)電流的主要因素有SiC-MOSFET 的閾值電壓和柵極寄生參數(shù)等[16]，針對SiC-MOSFET 并聯(lián)模塊的動態(tài)電流不均衡問題，該文基于耦合電感主動均流方法，提出一種基于柵源補(bǔ)償電容聯(lián)合漏極磁通約束的動態(tài)均流方法。

根據(jù)對SiC-MOSFET 開關(guān)過程的分析，其開關(guān)過程主要是柵源電容的充放電過程。圖5 為基于柵源補(bǔ)償電容的SiC-MOSFET 開通和關(guān)斷示意圖。

圖5 SiC-MOSFET柵源補(bǔ)償電容動態(tài)均流方法示意圖

圖中，Rg為柵極電阻，Cgs為SiC-MOSFET 本身的柵源電容，Ccmp為柵源補(bǔ)償電容，當(dāng)驅(qū)動信號Vdrive由低電平V0轉(zhuǎn)變?yōu)楦唠娖絍s時，柵源電壓和充電電流變化如下：

式（5）中ig的方向為驅(qū)動器指向SiC-MOSFET，τ為阻容電路的時間常數(shù)，其值為Rg(Cgs+Ccmp)。

當(dāng)驅(qū)動信號Vdrive由高電平Vs轉(zhuǎn)變?yōu)榈碗娖絍0時，柵源電壓和充電電流變化如下：

其中，ig方向為SiC-MOSFET 指向驅(qū)動器。

由式（5）和式（6）可知，通過柵源極并聯(lián)小電容的方法可以改變SiC-MOSFET 的充放電時間常數(shù)，進(jìn)而能夠改變其開通時間和關(guān)斷時間，最終可以改善SiC-MOSFET 并聯(lián)模塊的動態(tài)電流均衡性。此外，柵源極并聯(lián)小電容還可以通過減慢SiC-MOSFET的開關(guān)速度，改善其開通電流尖峰和關(guān)斷電壓尖峰。

4 實驗驗證

該文搭建了基于SiC-MOSFET 固態(tài)開關(guān)的樣機(jī)和其實驗平臺，樣機(jī)的額定電壓、額定電流與額定負(fù)載值分別為28 V、5.6 A、5 Ω。通過兩組開關(guān)器件并聯(lián)，針對SiC-MOSFET 的并聯(lián)均流電路進(jìn)行實驗，將分別測試未采取均流措施、采取柵源補(bǔ)償電容聯(lián)合漏極磁通約束措施兩種工況，對SiC-MOSFET 漏極電流的動靜態(tài)波形進(jìn)行比較。

圖6（a）、（b）為未采取均流措施時的SiC-MOSFET并聯(lián)支路實驗波形圖，其中，Vdrive為兩條支路上SiCMOSFET 的驅(qū)動電壓，id1和id2分別是支路1 和支路2的漏極電流，從圖中可以看出，未采取均流措施的情況下，在SiC-MOSFET 開通和關(guān)斷的瞬間，支路1 和支路2 的電流會出現(xiàn)很明顯的不均衡。

圖7（a）、（b）為采取柵源補(bǔ)償電容措施時的SiCMOSFET 并聯(lián)支路實驗波形圖，其中支路1 和支路2的漏極補(bǔ)償小電阻均為0.1 Ω，從圖中可以看出，SiC-MOSFET 并聯(lián)支路通態(tài)時的電流不均衡現(xiàn)象得到了明顯的抑制，支路1 與支路2 的動、靜態(tài)電流基本平衡。

圖7 SiC-MOSFET并聯(lián)支路動態(tài)和靜態(tài)均流實驗波形圖

通過對上面對比實驗結(jié)果的分析可知，基于柵源補(bǔ)償電容動態(tài)均流方法可以有效抑制SiCMOSFET 并聯(lián)支路動、靜態(tài)電流的不均衡。

5 結(jié)束語

該文針對配電網(wǎng)臺區(qū)低壓柔直互聯(lián)提出了固態(tài)開關(guān)方案，并針對基于SiC-MOSFET 的固態(tài)開關(guān)的并聯(lián)支路的均流控制方法。從并聯(lián)均流的影響因素上分析，包括SiC-MOSFET 本身的通態(tài)電阻、閾值電壓和其驅(qū)動電路上的柵極電阻、柵極電壓以及功率回路上的各種參數(shù)；并提出了一種柵源補(bǔ)償電容動態(tài)均流方法，可以在一定程度上抑制其動態(tài)電流的不均衡。最后，通過實驗驗證證明了方法的有效性。