高 顯，戴 劍，傅 琦

（中國電子科技集團公司第十三研究所，河北 石家莊 050051）

0 引 言

無線通信領域的飛速發(fā)展，為單片微波集成電路的無線收發(fā)機提供了很大的應用市場[1]。多功能芯片（Multi-Function Chip，MFC）作為無線收發(fā)機的核心功能器件發(fā)揮著重要作用。文章基于0.15μm GaAs 偽形態(tài)高電子遷移率晶體管（Pseudomorphic High Eleotron Mobility Transistor，PHEMT）工藝，設計并制作了L 波段收發(fā)多功能芯片，內部集成6 位數(shù)控衰減器、6 位數(shù)控延時器、接收放大器、發(fā)射放大器、單刀雙擲開關及數(shù)字驅動電路，具有良好的幅相、收發(fā)切換、功率特性以及高集成度。在傳統(tǒng)多功能單元電路的基礎上，將數(shù)控移相器換為數(shù)控延時器，可以為通信系統(tǒng)提供更精準的相位控制[2-4]。

1 電路設計

1.1 總體設計

L 波段收發(fā)多功能芯片總體設計鏈路如圖1 所示，接收通道與發(fā)射通道共用6 位數(shù)控延時器以減小芯片尺寸，延時器用來補償不同頻率引起的相位差；接收放大器和發(fā)射放大器根據(jù)鏈路指標需求具備一定增益，用來補償無源電路的插入損耗，并提供一定的輸出功率，在接收通道增加6 位數(shù)控衰減器實現(xiàn)幅度調制功能；單刀雙擲開關（Single Pole Double Throw，SPDT）用來實現(xiàn)收發(fā)切換，并在SPDT 后增加50 Ω 的負載開關，保證負載態(tài)時芯片內部不失配。芯片總體設計鏈路如圖1 所示。

圖1 總體設計鏈路

1.2 延時器設計

6 位數(shù)控延時器由6 個基本延時位（12.02 ps、24.04 ps、48.08 ps、96.16 ps、192.32 ps、384.64 ps）組成，可實現(xiàn)步進值為12.02 ps 的64 個延時狀態(tài)，延時范圍為12.02 ～757.17 ps。

為了實現(xiàn)芯片小型化，3 位小延時位采用2 個互補的PHEMT 開關管T1、T2控制的T 型延時網(wǎng)絡實現(xiàn)，如圖2 所示。通過PHEMT 開關管T1、T2的導通、關斷切換參考支路和延時支路，當零偏置柵電壓加載到PHEMT 開關管柵極時，開關管導通，呈低阻狀態(tài)；當PHEMT 開關管柵源負偏置在數(shù)值上大于夾斷電壓時，PHEMT 開關管關斷，等效為一個電阻和電容的串并聯(lián)組合網(wǎng)絡。參考態(tài)時，PHEMT 開關管T1導通，PHEMT 開關管T2關斷，電路等效為一個小電阻；延時態(tài)時，PHEMT 開關管T1關斷，PHEMT 開關管T2導通，電路等效為電感L1和電容C1構成的恒阻延時網(wǎng)絡，具備一定延時量；延時態(tài)和參考態(tài)的延時量差值即為所設計延時量[5]。

圖2 T 型延時網(wǎng)絡拓撲結構

T型延時網(wǎng)絡拓撲結構具有低插損和小尺寸的優(yōu)點，但受限于延時精度和端口匹配情況，不適用于較大延時量。3 個大位延時為保證高延時精度，采用單刀雙擲開關實現(xiàn)參考支路和延時支路的切換，延時支路采用恒阻延時網(wǎng)絡級聯(lián)構成，可滿足寬帶、大延時量需求，并具備良好的延時精度。參考支路采用衰減電路抵消延時支路產(chǎn)生的損耗，保證兩路間較小的幅度波動。開關型恒阻延時網(wǎng)絡拓撲結構如圖3 所示[6,7]。

圖3 開關型恒阻延時網(wǎng)絡拓撲結構

1.3 衰減器設計

6 位數(shù)控衰減器由6 個基本衰減位（-0.5 dB、-1 dB、-2 dB、-4 dB、-8 dB、-16 dB）組成，以-0.5 dB的步進衰減，可以實現(xiàn)64 種衰減狀態(tài)，衰減范圍為-0.5 ～-31.5 dB。

-0.5 dB 與-1 dB 這2 個小位衰減采用T 型衰減結構，在保證衰減精度的同時，節(jié)省芯片面積且損耗小[8]。T 型衰減結構不適用于大衰減量，寬帶平坦度較差，同時易受相鄰電路阻抗拉偏影響，T 型衰減拓撲結構如圖4 所示。PHEMT 開關管T5關斷為參考態(tài)，PHEMT 開關管T5導通為衰減態(tài)，衰減態(tài)插損與參考態(tài)插損之差即為所設計衰減量[9]。

圖4 T 型衰減拓撲結構

-2 dB、-4 dB、-8 dB 衰減位采用開關Π 型衰減結構，-16 dB 衰減位采用2 個-8 dB 衰減位串聯(lián)組成。開關Π 型衰減結構具有優(yōu)良的寬帶性能和端口駐波特性，可實現(xiàn)高精度的大衰減量，與T 型衰減結構相比損耗較大，開關Π 型衰減拓撲結構如圖5 所示。PHEMT 開關管T6導通、T7關斷為參考態(tài)；PHEMT開關管T6關斷、T7導通為衰減態(tài)。

圖5 開關Π 型衰減拓撲結構

1.4 接收放大器與發(fā)射放大器設計

接收通道包含6 位數(shù)控衰減器、6 位數(shù)控延時器以及開關電路，為實現(xiàn)接收通道所需增益和功率，需級聯(lián)接收放大器單元電路，為降低接收通道噪聲，將接收路放大器置于接收通道輸入端。接收放大器原理如圖6 所示。由于接收放大器增益要求較低，選用單級放大器即可實現(xiàn)；放大器設計首先需選擇適當?shù)墓β使?，基于噪聲性能考慮，功率管應偏置在較低電流，在此偏置下，功率管的功率容量比處于較高偏置時要小，根據(jù)放大器噪聲和功率指標需求，功率管尺寸選取4 μm×50 μm；采用源極電阻、電容并聯(lián)的偏置網(wǎng)絡實現(xiàn)功率管所需工作電流和偏壓，同時提高電路穩(wěn)定性；采用電阻、電容串聯(lián)的負反饋結構，有效改善帶內增益平坦度和工作帶寬；功率管需與輸入、輸出網(wǎng)絡良好匹配，從而獲得較低的噪聲系數(shù)和良好的輸出功率特性。

圖6 接收放大器原理

發(fā)射通道包含6 位數(shù)控延時器和開關電路，為實現(xiàn)發(fā)射通道所需增益及功率，需級聯(lián)發(fā)射放大器單元電路，為降低發(fā)射通道功耗，將發(fā)射放大器置于發(fā)射通道輸出端。發(fā)射放大器原理如圖7 所示。由于發(fā)射放大器增益要求較高，選用2 級放大電路實現(xiàn)；采用雙電源偏置，相比于單電源偏置的放大器，可以節(jié)省直流功耗。2 級功率管F2、F3采用同一VD 提供漏極正偏壓，同一VG 提供柵極負偏壓，偏置電路的電感和去耦電容可以防止射頻信號進入直流偏置電路，保證電路穩(wěn)定性[10]。綜合考慮增益、功率、功耗指標，發(fā)射放大器輸入端口駐波良好，與外部無源電路可以良好匹配，功率管級間采用共軛匹配，保證所需功率和增益。

圖7 發(fā)射放大器原理

1.5 其他電路設計

單刀雙擲開關采用串并聯(lián)PHEMT 開關管結構實現(xiàn)，具有小尺寸、端口駐波良好以及隔離度高等優(yōu)點，高隔離度保證了接收和發(fā)射通道間的隔離度需求；數(shù)字驅動電路包含電平轉換電路單元，將輸入信號轉換成pHEMT 開關管所需的0 V/-5 V 控制電平。

2 在片測試結果

圖8 為L 波段收發(fā)多功能芯片在片測試結果，接收通道增益大于3 dB，1 dB 壓縮輸入功率大于3 dBm，噪聲系數(shù)小于4 dB，64態(tài)衰減精度均方根（Root Mean Square，RMS）小于0.6 dB，64 態(tài)延時精度RMS小于8 ps；發(fā)射通道增益大于24 dB，飽和輸出功率大于23 dBm，64 態(tài)延時精度RMS 小于8.7 ps。

3 結 論

采用0.15μm GaAs PHEMT 工藝技術研制的L 波段收發(fā)多功能芯片，芯片內部集成6 位數(shù)控衰減器、6 位數(shù)控延時器、驅動放大器、開關及數(shù)字驅動電路。在1.1 ～1.6 GHz 的頻帶范圍內，接收通道增益大于3 dB，1 dB 壓縮輸入功率大于3 dBm ，噪聲系數(shù)小于4 dB，64 態(tài)衰減精度均方根小于0.6 dB，64 態(tài)延時精度RMS 小于8 ps；發(fā)射通道增益大于24 dB，飽和輸出功率大于23 dBm，64 態(tài)延時精度RMS 小于8.7 ps。芯片具有高集成度、優(yōu)異的幅相控制功能以及一定的增益和功率指標，適用于無線通信領域。

圖8 L 波段收發(fā)多功能芯片在片測試結果