梅廣輝 汪銘東 鄧 超

（中國人民解放軍92932部隊 湛江 524016）

1 引言

隨著現(xiàn)代電子技術的不斷發(fā)展，利用FPGA/CPLD技術進行數(shù)字系統(tǒng)的設計已經(jīng)被廣泛地應用于通信、航天、醫(yī)療、國防等領域［1～2］。與傳統(tǒng)的電路設計方法相比，F(xiàn)PGA/CPLD 技術以功能強大、集成度高、速度快、開發(fā)周期短、制造成本低等特點受到電子設計者的青睞［3］。利用FPGA/CPLD 技術通過硬件和軟件編程的方法設計和開發(fā)數(shù)字系統(tǒng)，極大地提高了研制效率、降低開發(fā)費用，在雷達及其相關產(chǎn)品研制方面不斷普及［4～6］。

某型火控雷達對發(fā)射機的操控只能依靠終端顯控臺來完成，如加低壓、加高壓、頻率點轉換、工作方式轉換等。根據(jù)雷達使用需求，發(fā)射機和終端顯控臺不在同一艙室，且距離較遠，所以在發(fā)射機檢測維修時，需要有專人值守在終端顯控臺，對發(fā)射機進行操作和控制，這嚴重影響了對發(fā)射機操作的實時性和維修效率。本文參考其他發(fā)射機產(chǎn)品設計［7～11］，應用CPLD 技術完成對“雷達發(fā)射機控制箱”的研制，使發(fā)射機脫離終端顯控臺也能正常工作，完全實現(xiàn)了發(fā)射機“本控”功能，極大地方便了該發(fā)射機的維修和檢測，解決了發(fā)射機獨立操控的難題。經(jīng)過后期長時間使用驗證，研制的雷達發(fā)射機控制箱性能較為理想，充分體現(xiàn)了CPLD 技術在現(xiàn)代電子電路設計中的優(yōu)越性。

2 控制箱設計的基本結構

2.1 設計思想

控制箱的設計以CPLD 為控制核心，最終目標為實現(xiàn)對某型雷達發(fā)射機的“本控”方式，即在脫離終端顯控臺操作的情況下，完成對發(fā)射機低壓、高壓的控制、頻率點的切換、工作方式的轉換等，使發(fā)射機正常工作。該控制箱能夠提供發(fā)射機正常工作時所需要的各種定時信號和控制信號，包括變頻控制代碼、電源控制、脈壓與非脈壓轉換信號、觸發(fā)脈沖信號、頻率控制同步信號等，并設置各種操作指示燈，給各種操作以更直觀的指示?？刂葡湓O計總體框圖如圖1所示。

圖1 控制箱設計總體框圖

2.2 設計要求

研制的控制箱要根據(jù)發(fā)射機實際工作情況，提供正常工作時所需的全部信號和操作指令，并能穩(wěn)定運行，保證發(fā)射機行波管、高壓部件等穩(wěn)定工作。根據(jù)設計要求，控制箱主要實現(xiàn)以下功能：

1）實現(xiàn)發(fā)射機低壓、高壓的接通和關斷控制，并且提供急停開關；

2）實現(xiàn)脈壓與非脈壓形式轉換控制；

3）實現(xiàn)五種形式的頻率變換控制；

4）提供頻率控制同步信號；

5）提供3種觸發(fā)脈沖信號；

6）在進行各種操作和指令的執(zhí)行時實現(xiàn)相應的指示燈指示。

根據(jù)以上設計要求和需要完成的功能，確定控制箱對外接口框圖如圖2所示。

圖2 控制箱對外接口框圖

3 硬件電路設計

根據(jù)設計要求，控制箱硬件電路設計以CPLD芯片為核心，完成各種控制操作和信號產(chǎn)生。CPLD 采 用 Altera 公 司 MAX700 系 列 的EPM7128STI100，其本身具有2500 個可用門、128個宏單元、8個邏輯陣列塊、68個可用IO口、引腳間的邏輯延時為5ns［12］，并可通過工業(yè)標準4 引腳的JATG 實現(xiàn)在線編程，完全可以實現(xiàn)控制箱設計的需求。設計的硬件電路實物如圖3 所示，按照功能實現(xiàn)，硬件電路設計主要分為以下幾個模塊。

圖3 硬件電路實物圖

3.1 低壓、高壓控制電路

低壓、高壓接通和關斷控制是發(fā)射機正常工作最基本最重要的操作，控制電路工作原理主要是由CPLD 采集按鍵信息，然后根據(jù)信息發(fā)出控制信號控制繼電器動作，由電路輸出控制信號控制低壓、高壓的接通與關斷，控制發(fā)射機正常工作。低壓控制電路比較簡單，單一電路就可實現(xiàn)，硬件設計如圖4所示。

圖4 低壓接通與關斷控制電路

因發(fā)射機高壓接通和關斷操作比較復雜，控制信號是分開輸入的，所以本控制箱在接口上為了與發(fā)射機保持一致，設計兩個控制電路控制高壓，如圖5所示。

圖5 高壓接通與關斷控制電路

3.2 開關控制電路

開關控制電路主要功能是由CPLD 采集按鍵開關的按鍵信息，然后根據(jù)信息執(zhí)行相應的指令操作。為了方便操作和功能需要，控制箱設計除電源外所有的按鍵全部采用無自鎖按鍵，并加入按鍵防抖動電路增強穩(wěn)定型，硬件設計電路如圖6 所示，當有按鍵按下時產(chǎn)生低電平信號。

圖6 開關控制電路

3.3 CPLD輸出信號驅動電路

因為CPLD 輸出的觸發(fā)脈沖和控制信號很微弱，無法實現(xiàn)長距離傳輸驅動負載電路，因此需要設計信號驅動電路，經(jīng)綜合考慮采取三極管3DK9H 設計驅動電路，共完成8 路輸出信號驅動，經(jīng)后期驗證，驅動電路完全符合控制箱使用要求。

3.4 指示燈驅動電路

為了更直觀理解控制箱的工作狀態(tài)和發(fā)射機的工作狀態(tài)，在進行任何的控制操作都需要有相應的指示燈進行狀態(tài)指示，本設計采用最簡單的發(fā)光二極管進行指示，但因CPLD 輸出的高低電平驅動發(fā)光二極管能力較差，故采用SN74LS244 進行驅動，可保證指示燈的正常指示，電路如圖7所示。

圖7 指示燈驅動電路

4 CPLD內部電路設計及仿真

本控制箱采用Altera 公司的QuartusⅡ開發(fā)平臺對CPLD 進行設計和仿真，軟件提供了可編程片上系統(tǒng)（SOPC）設計的一個綜合開發(fā)環(huán)境，是進行SOPC設計的基礎。QuartusⅡ集成環(huán)境包括以下內容：系統(tǒng)級設計，嵌入式軟件開發(fā)，可編程邏輯器件設計，綜合，布局和布線，驗證與仿真。

控制箱CPLD開發(fā)采用原理圖輸入與VHDL語言相結合的方式，根據(jù)不同的設計需求采用不同的方式。

4.1 控制電路

控制電路功能是根據(jù)輸入的信息產(chǎn)生相應的控制指令，完成預定的功能操作，主要包括低壓、高壓的通斷控制及脈沖與非脈沖轉換部分。實現(xiàn)過程為由CPLD 判斷功能按鍵是否按下，然后發(fā)出相應控制信號控制后續(xù)電路以完成低壓、高壓的通斷控制和脈壓與非脈壓轉換控制，此部分功能主要采用原理圖輸入形式完成設計。

4.2 分頻及信號產(chǎn)生電路

分頻和信號產(chǎn)生電路主要功能是產(chǎn)生頻率控制同步信號和3種觸發(fā)脈沖信號：觸發(fā)脈沖1、觸發(fā)脈沖2 和觸發(fā)脈沖3，此部分功能主要采用原理圖輸入形式完成設計。

考慮產(chǎn)生信號的技術指標要求，設計CPLD 系統(tǒng)時鐘為外接50MHz 晶振。首先，采用計數(shù)器和比較器產(chǎn)生10MHz 的脈沖信號，作為基準信號源，后分別通過分頻電路進行分頻操作產(chǎn)生符合技術指標的頻率控制同步信號和3 種觸發(fā)脈沖信號。頻率控制同步信號產(chǎn)生電路如圖8所示。

圖8 頻率控制同步信號產(chǎn)生電路

4.3 變頻代碼控制電路

按照發(fā)射機接口要求，控制箱需輸出3 路可編碼信號，控制雷達產(chǎn)生5 種頻率工作方式。變頻代碼控制電路的功能相當于狀態(tài)機，輸入5 種頻率控制信息，輸出5 種相應的控制狀態(tài)。此部分功能主要通過VHDL 語言編程實現(xiàn)，最終量化的功能模塊如圖9所示，acc［4..0］為信號輸入端，aac［2..0］為信號輸出端。

圖9 變頻代碼控制電路

圖10 所示為電路仿真結果，與設計要實現(xiàn)的結果一致，設計電路功能正常。

圖10 變頻代碼控制電路仿真

5 結語

本控制箱具有設計結構簡單、成本低廉等優(yōu)點，CPLD 電路設計采用了“原理圖+VHDL 語言”的方式進行邏輯描述，使電路結構更加直觀明了，易于修改。通過設計并將控制箱應用于實際工作當中，能很好地控制發(fā)射機正常工作，達到了預期的設計效果，經(jīng)實踐證明本控制箱工作運行穩(wěn)定可靠。