牟云飛　楊宏斌　趙彩婷等

關(guān)鍵詞：ADC；直方圖；靜態(tài)參數(shù)

本文主要通過測(cè)試機(jī)臺(tái)模擬步進(jìn)DAC，并且步進(jìn)DAC 比待測(cè)器件高出4 bit，這樣ATE 測(cè)試機(jī)臺(tái)能夠?qū)⒁粋€(gè)待測(cè)ADC 的一個(gè)轉(zhuǎn)換碼平均分割16 步進(jìn)，并且轉(zhuǎn)換16 次。從而待測(cè)器件理想情況下每位的轉(zhuǎn)換碼都會(huì)重復(fù)出現(xiàn)16 次。直方圖測(cè)試就是通過統(tǒng)計(jì)每個(gè)碼點(diǎn)出現(xiàn)的次數(shù)，與理想情況下碼點(diǎn)出現(xiàn)的次數(shù)來計(jì)算靜態(tài)參數(shù)值。

1 直方圖法參數(shù)計(jì)算

零點(diǎn)誤差（ E_Z） 與增益誤差（ E_G）

圖1 以柱狀圖表示每個(gè)轉(zhuǎn)換碼點(diǎn)的次數(shù)。假設(shè)被測(cè)器件是n 位，ATE 測(cè)試機(jī)臺(tái)內(nèi)部的DAC 是n+4 位。

2 測(cè)試技術(shù)實(shí)現(xiàn)

本文選取AD7656BSTZ 型號(hào)芯片進(jìn)行測(cè)試分析，分別使用傳統(tǒng)定義法測(cè)試和基于直方圖法測(cè)試兩種測(cè)試方法進(jìn)行ATE 測(cè)試，并分別用這兩種測(cè)試方法進(jìn)行算法編寫代碼，分別計(jì)算零點(diǎn)誤差、滿量程誤差、差分非線性誤差、積分非線性誤差。圖2 是器件實(shí)物和理想轉(zhuǎn)換示意圖。

2.1 基于傳統(tǒng)定義法實(shí)現(xiàn)測(cè)試

圖3 是基于ADVANTEST T6575 測(cè)試16 位轉(zhuǎn)換碼對(duì)應(yīng)的轉(zhuǎn)換值，采樣點(diǎn)選取了65 536 個(gè)點(diǎn)。該芯片為補(bǔ)碼輸出，下圖為ATE 測(cè)試補(bǔ)碼輸出和轉(zhuǎn)換后測(cè)試輸出值。ATE 將測(cè)試的65 536 個(gè)轉(zhuǎn)換值抓取到數(shù)組中進(jìn)行傳統(tǒng)定義法計(jì)算得出E_Z、E_G、DNL、INL 分別為-0.03%FS、0.02%FS、-1.5LSB、1.2LSB。

2.2 基于直方圖法實(shí)現(xiàn)測(cè)試

圖4 圖5 是基于ADVANTEST T2000 測(cè)試轉(zhuǎn)換輸出和DNL 測(cè)試結(jié)果。計(jì)算得出EZ 、EG 、DNL、INL 分別為-0.04%FS、0.03%FS、0.6LSB、1.0LSB。

3 對(duì)比分析

基于傳統(tǒng)定義法測(cè)試特點(diǎn)首先算法簡(jiǎn)單容易實(shí)現(xiàn)，但是算法計(jì)算量較大，其次零點(diǎn)誤差和增益誤差可直接計(jì)算，并且能夠直觀反映該項(xiàng)參數(shù)的指標(biāo)。直方圖法測(cè)試特點(diǎn)首先在計(jì)算DNL 和INL 可剔除系統(tǒng)干擾或者噪聲引起的某個(gè)轉(zhuǎn)換點(diǎn)的突變或者丟碼。其次直方圖法測(cè)試需要系統(tǒng)的采樣點(diǎn)多，工程上至少1 個(gè)轉(zhuǎn)換點(diǎn)需要重復(fù)測(cè)試16 次，才能保證該算法的優(yōu)勢(shì)。但同時(shí)也增加了測(cè)試時(shí)間。