王燕清，吳永康，沈 杰，馬英超，李新鵬

國(guó)產(chǎn)元器件在星敏感器的應(yīng)用設(shè)計(jì)和驗(yàn)證測(cè)試

王燕清，吳永康，沈 杰，馬英超，李新鵬

（上海航天控制技術(shù)研究所，上海，201109）

受到國(guó)際環(huán)境影響，選用高性能的進(jìn)口元器件存在禁運(yùn)風(fēng)險(xiǎn)，元器件中國(guó)自主研制可控需求日益迫切。在宇航領(lǐng)域，國(guó)產(chǎn)元器件應(yīng)用驗(yàn)證生態(tài)環(huán)境薄弱，需通過(guò)核心電子器件在衛(wèi)星體系中的驗(yàn)證與應(yīng)用，發(fā)現(xiàn)器件性能和應(yīng)用方法的問(wèn)題，檢驗(yàn)核心電子器件的先進(jìn)性和不同應(yīng)用條件下的可用性。根據(jù)核心電子器件在星敏感器中的驗(yàn)證與應(yīng)用要求，實(shí)現(xiàn)了多種核心電子器件在星敏感器中的全面集成應(yīng)用，星敏感器核心電子器件自主保障率達(dá)到100%，加速了核心電子器件成果推廣和航天裝備的自主可控。

國(guó)產(chǎn)元器件；自主可控；星敏感器；應(yīng)用設(shè)計(jì)

0 引 言

星敏感器是一種高度自主的姿態(tài)敏感器，通過(guò)探測(cè)器對(duì)星空成像，測(cè)量恒星矢量在星敏感器坐標(biāo)系中的分量，并利用已知恒星的精確位置來(lái)確定衛(wèi)星相對(duì)于慣性坐標(biāo)系的三軸姿態(tài)，已經(jīng)成為衛(wèi)星上必不可少的姿態(tài)敏感器[1,2]。星敏感器電子學(xué)系統(tǒng)設(shè)計(jì)建立在CPU和FPGA的處理平臺(tái)基礎(chǔ)之上，主要由探測(cè)器模塊、電源模塊、接口模塊、數(shù)字信號(hào)處理模塊構(gòu)成，元器件種類較多且核心器件基本來(lái)自進(jìn)口[3]?？紤]到國(guó)際形勢(shì)和戰(zhàn)略意義，需要盡可能采用國(guó)產(chǎn)元器件來(lái)替代進(jìn)口器件[4]。國(guó)產(chǎn)元器件在星敏感器的驗(yàn)證與應(yīng)用可以檢驗(yàn)核心電子器件的先進(jìn)性和不同應(yīng)用條件下的可用性，加速核心電子器件成果推廣和航天裝備的自主可控[5]。本文通過(guò)對(duì)星敏感器電路國(guó)產(chǎn)化設(shè)計(jì)，實(shí)現(xiàn)核心電子器件自主國(guó)產(chǎn)化率達(dá)到100%。圍繞國(guó)產(chǎn)核心電子器件設(shè)計(jì)監(jiān)測(cè)電路和相應(yīng)的測(cè)試軟件，實(shí)時(shí)監(jiān)測(cè)電子器件的功能性能參數(shù)，通過(guò)數(shù)據(jù)分析實(shí)現(xiàn)應(yīng)用效果評(píng)價(jià)。

1 星敏感器電路原理和組成

星敏感器以恒星作為姿態(tài)測(cè)量的參考源，輸出其在慣性參考系中的指向[6]。探測(cè)器完成光電轉(zhuǎn)換，將星像轉(zhuǎn)變成視頻電信號(hào)輸出；時(shí)序信號(hào)發(fā)生器與驅(qū)動(dòng)器給出控制APS或CCD探測(cè)器和視頻信號(hào)處理器的工作時(shí)序[7]。輸出的數(shù)字圖像傳送到數(shù)字信號(hào)處理器進(jìn)行判星、單星定位、星識(shí)別、星敏感器姿態(tài)角和航天器姿態(tài)角的計(jì)算等處理工作，給出慣性坐標(biāo)系下的姿態(tài)四元數(shù)[8,9]。

星敏感器的電路系統(tǒng)主要由探測(cè)器模塊、電源模塊、驅(qū)動(dòng)模塊、數(shù)字信號(hào)處理模塊、接口模塊等組成，涉及模擬電源、數(shù)字邏輯、圖像處理、通信交互等領(lǐng)域[9]。星敏感器電路系統(tǒng)圍繞國(guó)產(chǎn)電子器件開(kāi)展設(shè)計(jì)，采用處理器BM3803作為信息處理的主控制器，被測(cè)器件掛在處理器上，通過(guò)處理器的操作直接或間接地對(duì)被測(cè)器件進(jìn)行狀態(tài)監(jiān)測(cè)，并對(duì)各個(gè)被測(cè)國(guó)產(chǎn)元器件（處理器自身也作為被測(cè)國(guó)產(chǎn)元器件）的工作狀態(tài)進(jìn)行匯總管理，進(jìn)行數(shù)據(jù)打包，并將數(shù)據(jù)包通過(guò)掛在處理器上的總線接口（1553B總線接口）發(fā)送給測(cè)試計(jì)算機(jī)[10]。

系統(tǒng)功能框圖如圖1所示。

圖1 星敏感器電路系統(tǒng)原理

2 基于國(guó)產(chǎn)元器件的星敏感器電路設(shè)計(jì)

2.1 電源模塊設(shè)計(jì)

電源系統(tǒng)是星敏感器運(yùn)行工作的基礎(chǔ)，電源系統(tǒng)要求能夠適應(yīng)外部惡劣環(huán)境，電源系統(tǒng)需為內(nèi)部提供穩(wěn)定可靠的電源。本文選用中國(guó)航天某所的DC/DC模塊（LDCD/28(42)-5R-12F/SP（帶法蘭））實(shí)現(xiàn)將+42V（+28V）直流輸入轉(zhuǎn)換為星敏感器上電路所需要的二次電源。該電源模塊作為被應(yīng)用驗(yàn)證被監(jiān)測(cè)的器件，同時(shí)為后端其他國(guó)產(chǎn)元器件提供二次電源，該芯片需要被監(jiān)測(cè)的狀態(tài)包括二次電源壓、二次電源紋波兩種參數(shù)，這兩種參數(shù)的監(jiān)測(cè)通過(guò)采用ADC對(duì)二次電源輸出信號(hào)進(jìn)行采集分析獲得。圖2為電源模塊原理框圖。

北京升宇的線性調(diào)整器RSW1201HRH用來(lái)實(shí)現(xiàn)從+5V到+3.3V、+2.5V、+1.8V、+1.5V等電壓的轉(zhuǎn)換。線性調(diào)整器的輸出電壓和紋波這兩種參數(shù)通過(guò)采用ADC進(jìn)行采集分析達(dá)到實(shí)時(shí)監(jiān)測(cè)。

國(guó)產(chǎn)DCDC模塊與進(jìn)口DCDC模塊相比封裝尺寸和電參數(shù)基本相同，抗輻照指標(biāo)提升，在電路設(shè)計(jì)上，為了監(jiān)測(cè)國(guó)產(chǎn)電源模塊的電參數(shù)，供電電路設(shè)計(jì)增加檢測(cè)電壓信號(hào)和處理電路，CPU軟件設(shè)計(jì)增加采集和處理程序。

圖2 電源模塊原理

表1 為國(guó)產(chǎn)和進(jìn)口電源模塊性能指標(biāo)對(duì)比。

表1 國(guó)產(chǎn)和進(jìn)口電源模塊性能指標(biāo)對(duì)比

Tab.1 The Character of Domestic and Foreign Power Components

性能指標(biāo)進(jìn)口電源模塊VPT公司DVHF2805SF國(guó)產(chǎn)電源模塊771所LDCD/28(42)-5R-12F/SP 電參數(shù)指標(biāo)輸出功率PO/ W2014.4 輸入電壓VI/V15～5019～51 輸出電流IO /A0～1.340.2～2.4 輸出電壓Vo/V—4.95～5.05 輸出紋波電壓VR/mV<40<100 封裝尺寸/mm50.80×28.70（法蘭）（平行縫焊）50.75×28.70（法蘭）（平行縫焊） 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥30K（S級(jí)器件指標(biāo)）≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞44 （S級(jí)器件指標(biāo)）＞75

2.2 處理器BM3803最小系統(tǒng)電路設(shè)計(jì)

處理器BM3803作為被測(cè)器件，運(yùn)行相關(guān)測(cè)試程序，需要被監(jiān)測(cè)的參數(shù)/功能包括：

a）指令集功能：通過(guò)運(yùn)行指令集測(cè)試程序進(jìn)行測(cè)試，測(cè)試結(jié)果通過(guò)總線接口發(fā)送上傳；

b）整數(shù)/浮點(diǎn)處理運(yùn)算功能：通過(guò)運(yùn)行整數(shù)/浮點(diǎn)運(yùn)算測(cè)試程序進(jìn)行測(cè)試，測(cè)試結(jié)果通過(guò)總線接口發(fā)送上傳；

c）復(fù)位功能：通過(guò)FPGA給BM3803輸入復(fù)位信號(hào)，并通過(guò)FPGA檢測(cè)BM3803的“心跳輸出信號(hào)”是否歸零（心跳信號(hào)通過(guò)GPIO模擬輸出），并在復(fù)位完成后恢復(fù)正常（注：處理器和FPGA均設(shè)計(jì)有心跳信號(hào)輸出，F(xiàn)PGA的心跳信號(hào)通過(guò)處理器進(jìn)行檢測(cè)，處理器輸出的心跳信號(hào)由FPGA進(jìn)行檢測(cè)）；

d）中斷功能：驗(yàn)證電路主要針對(duì)BM3803的GPIO輸入中斷進(jìn)行監(jiān)測(cè)，設(shè)置BM3803的某個(gè)GPIO作為輸入，并使能其中斷有效，通過(guò)FPGA給該GPIO管腳輸入脈沖信號(hào)，查看BM3803是否正常產(chǎn)生中斷，測(cè)試結(jié)果通過(guò)總線接口發(fā)送上傳；

e）存儲(chǔ)器接口功能：通過(guò)掛接被監(jiān)測(cè)的SRAM、PROM進(jìn)行測(cè)試，通過(guò)運(yùn)行程序，功能正常運(yùn)行則認(rèn)為其存儲(chǔ)器接口功能正常，測(cè)試結(jié)果通過(guò)總線接口發(fā)送上傳；

f）處理器功耗監(jiān)測(cè)：通過(guò)采用大功率精密電阻作為BM3803內(nèi)核電源以及IO電源的電流采樣電阻，同時(shí)通過(guò)ADC采集電流采樣電阻兩端的電壓，進(jìn)行電源電流監(jiān)測(cè)，從而計(jì)算內(nèi)核電源以及IO電源的功耗曲線；

g）處理器動(dòng)態(tài)性能監(jiān)測(cè)：采用FPGA控制ADC監(jiān)測(cè)BM3803的IO口（只選1個(gè)管腳）、存儲(chǔ)器控制信號(hào)（片選、讀、寫）的輸入/輸出的時(shí)序，包括信號(hào)的上升/下降沿時(shí)間、有效電平持續(xù)時(shí)間、有效電平電壓值等。

處理器BM3803的芯片功能框圖如圖3所示。

圖3 BM3803芯片功能

處理器BM3803最小系統(tǒng)電路主要涉及BM3803外圍的復(fù)位電路、時(shí)鐘電路、串口電路，具體如圖4所示。

圖4 BM3803最小系統(tǒng)功能

表2為國(guó)產(chǎn)和進(jìn)口處理器性能指標(biāo)對(duì)比。

表2 國(guó)產(chǎn)和進(jìn)口處理器性能指標(biāo)對(duì)比

Tab.2 The Character of Domestic and Foreign CPU Components

性能指標(biāo)進(jìn)口處理器ATMEL公司AT697F-KG-SV國(guó)產(chǎn)處理器772所BM3803MG 電參數(shù)指標(biāo)內(nèi)核電源電壓/V1.8±0.151.8±0.15 端口電源電壓/V3.3±0.303.3±0.30 功耗/W1（100MHz）1（70MHz） 工作頻率/MHz0～1001～70 電平特性輸入高電平/V≥2.0— 輸入低電平/V≤0.8 輸出高電平/V≥2.6 輸出低電平/V≤0.4 封裝尺寸/mm37.34×37.34(MQFP256 PGA封裝)47.72×47.72(CPGA391 PGA封裝) 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥60K≥100K 單粒子翻轉(zhuǎn)錯(cuò)誤率次/(天·位)≤1×10-5（GEO軌道）≤3×10-5（GEO軌道） 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞70＞75

2.3 FPGA最小系統(tǒng)電路設(shè)計(jì)

FPGA（BQR2V3000）作為被測(cè)器件，同時(shí)作為星敏感器的主控制器，用于產(chǎn)生激勵(lì)信號(hào)、采集響應(yīng)信號(hào)、控制ADC等。

FPGA最小系統(tǒng)主要包括復(fù)位電路、時(shí)鐘電路以及邏輯配置電路，其中復(fù)位電路主要用于接收星敏感器外部輸入的復(fù)位信號(hào)，然后產(chǎn)生FPGA的復(fù)位信號(hào)，復(fù)位FPGA，同時(shí)FPGA輸出星敏感器上其他數(shù)字電路的復(fù)位信號(hào)；時(shí)鐘電路主要為晶振電路，主要用于為FPGA提供時(shí)鐘輸入；邏輯配置電路為PROM芯片電路，F(xiàn)PGA在MASTER SERIAL配置模式下，從外部PROM讀取配置數(shù)據(jù)。另外為便于FPGA的調(diào)試，設(shè)計(jì)JTAG接口。FPGA最小系統(tǒng)功能框圖如圖5所示。

圖5 FPGA最小系統(tǒng)功能

FPGA作為被監(jiān)測(cè)的在軌器件，任務(wù)需求提出需要對(duì)FPGA的狀態(tài)進(jìn)行監(jiān)測(cè)，F(xiàn)PGA設(shè)計(jì)心跳信號(hào)輸出，并由處理器實(shí)時(shí)檢測(cè)FPGA的心跳信號(hào)，從而監(jiān)測(cè)FPGA的工作狀態(tài)，另外FPGA上掛載了一個(gè)被測(cè)的ADC（SAD2208MQRH-T），實(shí)現(xiàn)對(duì)ADC的控制器測(cè)試。表3為國(guó)產(chǎn)和進(jìn)口FPGA性能指標(biāo)對(duì)比。

表3 國(guó)產(chǎn)和進(jìn)口FPGA性能指標(biāo)對(duì)比

Tab.3 The Character of Domestic and Foreign FPGA Components

性能指標(biāo)進(jìn)口FPGA ACTEL公司AX1000-1CQ352M國(guó)產(chǎn)FPGA 772所BQR2V3000 電參數(shù)指標(biāo)內(nèi)核電源電壓VDDL/ V1.5×(1±0.05)1.5×(1±0.05) 端口電源電壓VDDH/V1.5～3.31.5～3.3 有效門數(shù)/萬(wàn)門100 300 邏輯單元數(shù)1209628762 嵌入式存儲(chǔ)器容量729K1728K 最大工作頻率MHz350300 電平特性輸入高電平/V≥2.0≥2.0 輸入低電平/V≤0.8≤0.8 輸出高電平/V≥2.4≥2.4 輸出低電平/V≤0.45≤0.45 封裝尺寸/mm48.25×48.25（CQ352封裝）35.35×35.35（CCGA717封裝） 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥98K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞42＞75

2.4 存儲(chǔ)器SRAM/PROM電路設(shè)計(jì)

存儲(chǔ)器電路的SRAM存儲(chǔ)器為航天772所B8R512K39RH和中科院微電子所KW8Q512K32RH，PROM存儲(chǔ)器為國(guó)微的SM28F256。存儲(chǔ)器SRAM/PROM作為被監(jiān)測(cè)器件，掛接在處理器存儲(chǔ)器接口上，正常情況下由處理器對(duì)存儲(chǔ)器SRAM/PROM進(jìn)行訪問(wèn)，通過(guò)處理器程序運(yùn)行是否正常來(lái)判斷存儲(chǔ)器SRAM/PROM是否工作正常。

存儲(chǔ)器電路設(shè)計(jì)原理如圖6所示。

圖6 存儲(chǔ)器電路設(shè)計(jì)原理

表4、表5、表6為國(guó)產(chǎn)和進(jìn)口存儲(chǔ)器性能指標(biāo)對(duì)比。

表4 國(guó)產(chǎn)和進(jìn)口SRAM存儲(chǔ)器性能指標(biāo)對(duì)比1

Tab.4 The Character of Domestic and Foreign Memory Components

性能指標(biāo)進(jìn)口SRAM 3DPLUS公司3DSR20M40V6507SB-15M國(guó)產(chǎn)SRAM 772所B8R512K39RH 電參數(shù)指標(biāo)電源電壓?jiǎn)坞娫垂╇姡?.3V內(nèi)核電源電壓（VDDL）：-0.2～1.4V，推薦1.08～1.32V 端口電源電壓VDDH/V-0.5～4.6，推薦3.3±0.31.5～3.3 功耗PD/W3< 2 熱阻Rth(j-c)/(℃·W-1)85 讀取時(shí)間/ns1220 存儲(chǔ)容量512K×40bit RAM512K×39bit RAM 電平特性輸入高電平/V≥ 2.0≥ 2.0 輸入低電平/V≤ 0.8≤ 0.8 輸出高電平/V≥ 2.4≥ 2.4 輸出低電平/V≤ 0.4≤ 0.4 封裝尺寸/mm 48.25×48.25（CQ352封裝）35.35×35.35（CCGA717封裝） 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥ 98K≥ 100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞42＞75

表5 國(guó)產(chǎn)和進(jìn)口存儲(chǔ)器性能指標(biāo)對(duì)比2

Tab.5 The Character of Domestic and Foreign Memory Components

性能指標(biāo)進(jìn)口SRAMAEROFLEX公司UT8Q512K32國(guó)產(chǎn)SRAM 中科院微電子所KW8Q512K32RH 電參數(shù)指標(biāo)電源電壓（單電源供電），直流供電電壓VDD：-0.5～4.6 V，推薦3.3V±0.3V（雙電源供電，1.8V），內(nèi)核電源電壓VDDL：0.3～2.1V，推薦1.8V±0.18V；（雙電源供電，3.3V），端口電源電壓VDDH：-0.3～3.8V，推薦3.3V±0.3V； 功耗PD/ W1.01.8 熱阻Rth(j-c)/（℃·W-1）108 讀取時(shí)間/ns2525 接地電壓VSS/V—0 輸入電壓VI/V—0～VDDH 存儲(chǔ)容量512K×32bit RAM512K×32bit RAM 電平特性輸入高電平/VCMOS電平CMOS電平 封裝尺寸/mm22.35×22.35(CQFP68)32.72×27.13（CQFP68） 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥50K≥100K 單粒子翻轉(zhuǎn)錯(cuò)誤率≤1×10-8/(天·位)（GEO軌道，3mm厚鋁板保護(hù)）≤1×10-10/(天·位)（GEO軌道，3mm厚鋁板保護(hù)） 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞80＞75

表6 國(guó)產(chǎn)和進(jìn)口性能指標(biāo)對(duì)比3

Tab.6 The Character of Domestic and Foreign Memory Components

性能指標(biāo)進(jìn)口PROM存儲(chǔ)器AEROFLEX公司UT28F256QLET-45UCC國(guó)產(chǎn)PROM國(guó)微SM28F256 電參數(shù)指標(biāo)絕對(duì)最大額定值電壓參數(shù)/ V-0.3～6.0-0.3～7.0 IO電源電壓VI/O/V-0.5～VDD +0.5-0.5～VDD +0.5 直流輸入電流II/ mA±10±10 最大功耗PD/W1.51.5 推薦工作條件電源電壓VDD/V4.5～5.55.0×(1±10%) 輸入高電平電壓VIH/V≥2.4≥2.4 輸入低電平電壓VIL/V≤0.8≤0.8 芯片編程電壓/V7.5～8.57.5～8.5 封裝尺寸/mm12.446×18.796(CFP28)37.20×15.24(DIP28) 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥100K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞110＞75

2.5 1553B接口電路設(shè)計(jì)

1553B接口電路主要選用1553B控制器芯片B65170S6RH以及1553B總線隔離變壓器B3326-T進(jìn)行設(shè)計(jì)，B65170S6RH掛接在處理器上，受控于處理器，電路如圖7所示。表7為國(guó)產(chǎn)和進(jìn)口1553B接口性能指標(biāo)對(duì)比。

圖7 1553B接口電路設(shè)計(jì)

表7 國(guó)產(chǎn)和進(jìn)口1553B接口性能指標(biāo)對(duì)比

Tab.7 The Character of Domestic and Foreign 1553B Interface Components

性能指標(biāo)進(jìn)口總線接口芯片DDC BU-65170國(guó)產(chǎn)總線接口芯片航天772所B65170S6RH 電參數(shù)指標(biāo)電源電壓/ V-0.5～7.0，推薦5±0.5-0.5～7.0，推薦5±0.5 功耗PD/W33 熱阻Rth(j-c)/(℃·W-1)6.86.8 電平特性輸入高電平/V2.42.4 封裝尺寸/mm70引線MCP封裝（MCP70）48.56×25.6070引線MCP封裝（MCP70）48.56×25.60 抗輻照指標(biāo)抗總劑量輻射能力rad(Si)≥100K≥100K 單粒子鎖定（SEL）LET閾值MeV·cm2/mg＞75＞75

3 國(guó)產(chǎn)元器件實(shí)時(shí)監(jiān)測(cè)軟件設(shè)計(jì)

3.1 電源參數(shù)監(jiān)測(cè)軟件設(shè)計(jì)

5V（DC-DC）電源信號(hào)屬于二次電源，由LDCD/28(42)－5R-12F/SP提供。電流、電壓的檢測(cè)通過(guò)FPGA實(shí)現(xiàn)。FPGA控制AD芯片進(jìn)行AD轉(zhuǎn)換，并將轉(zhuǎn)換的結(jié)果存放在特定的寄存器中，將寄存器中的值讀出，然后轉(zhuǎn)換成浮點(diǎn)數(shù)，即為當(dāng)前采集的電壓值和電流值。

3.2 CPU狀態(tài)監(jiān)測(cè)軟件設(shè)計(jì)

BM3803MG的功能狀態(tài)自行檢測(cè)，CPU將對(duì)未使用的CACHE進(jìn)行讀寫操作，與內(nèi)存檢測(cè)類似CPU將對(duì)CACHE寫讀0x55555555，0xAAAAAAAA和累加數(shù)的模式檢測(cè)CACHE數(shù)據(jù)是否翻轉(zhuǎn)。CPU對(duì)未使用的部分模塊寄存器進(jìn)行定期的讀操作，檢查寄存器的狀態(tài)是否因?yàn)橥獠凯h(huán)境影響而導(dǎo)致不正常的變化。CPU程序工作異常后將進(jìn)入異常處理，異常處理中將會(huì)對(duì)錯(cuò)誤進(jìn)行分析：如果是內(nèi)存錯(cuò)誤將會(huì)將內(nèi)存錯(cuò)誤計(jì)數(shù)增加1；如果是CPU錯(cuò)誤，那么將CPU錯(cuò)誤計(jì)數(shù)加1后重新啟動(dòng)CPU。CPU在測(cè)試過(guò)程中將開(kāi)啟所有定時(shí)器中斷分多少個(gè)倍數(shù)關(guān)系進(jìn)行中斷，并在中斷中進(jìn)行計(jì)數(shù)。如果發(fā)現(xiàn)有中斷未能及時(shí)響應(yīng)程序?qū)⒃黾覥PU錯(cuò)誤計(jì)數(shù)并重新啟動(dòng)定時(shí)器。

3.3 FPGA狀態(tài)監(jiān)測(cè)軟件設(shè)計(jì)

FPGA在IO管腳測(cè)試中與CPU相互配合進(jìn)行測(cè)試，判斷FPGA的工作穩(wěn)定性。FPGA包含1個(gè)固定數(shù)值的寄存器，CPU首先從該寄存器的值判斷FPGA的基本讀操作的正確性。FPGA包含1個(gè)固定頻率的定時(shí)器，通過(guò)該定時(shí)器與CPU定時(shí)器比較，可以檢測(cè)時(shí)間頻率計(jì)算的穩(wěn)定性。測(cè)試FPGA內(nèi)部模擬的RAM空間讀寫，測(cè)試操作方式與RAM類似。

4種邏輯模塊為FPGA設(shè)計(jì)，掛載在BM3803處理器的IO區(qū)間上，由控制寄存器、狀態(tài)寄存器和數(shù)據(jù)寄存器組成。

測(cè)試時(shí)程序按固定順序?qū)懭胗?jì)算初值，然后設(shè)置控制寄存器的啟動(dòng)位，然后讀取狀態(tài)寄存器，判斷四種邏輯計(jì)算是否完成，完成后讀計(jì)算結(jié)果值。根據(jù)初值和結(jié)果值得對(duì)應(yīng)關(guān)系判斷是否與預(yù)想的一致，一致認(rèn)為正確，不一致認(rèn)為錯(cuò)誤。

3.4 39位SRAM狀態(tài)監(jiān)測(cè)軟件設(shè)計(jì)

對(duì)被測(cè)SRAM中選取一片空間，對(duì)該區(qū)域進(jìn)行讀寫操作，采用棋盤格測(cè)試方法進(jìn)行測(cè)試。第1次擦除該部分空間，讀出地址相應(yīng)的數(shù)據(jù)，如果數(shù)據(jù)有不為0xFFFFFFFF的數(shù)，測(cè)試狀態(tài)返回值為0，代表擦除測(cè)試不通過(guò)，退出測(cè)試增加SRAM錯(cuò)誤計(jì)數(shù)。擦除成功后，寫0xAAAAAAAA，后讀取看是否存在錯(cuò)誤有錯(cuò)誤增加SRAM錯(cuò)誤計(jì)數(shù)。后續(xù)類似進(jìn)行擦除寫0x55555555后檢測(cè)，擦除后寫累加數(shù)檢測(cè)發(fā)現(xiàn)錯(cuò)誤增加計(jì)數(shù)。以上增加標(biāo)準(zhǔn)時(shí)每個(gè)位錯(cuò)誤計(jì)數(shù)都加1。

3.5 8位SRAM狀態(tài)監(jiān)測(cè)軟件設(shè)計(jì)

對(duì)被測(cè)8位SRAM進(jìn)行全空間檢測(cè)，由于8位的SRAM掛接在32位SRAM空間，需要將該空間的EDAC使能關(guān)閉。操作流程和39位EDAC程序一致，只是讀取寫時(shí)只判斷有效的8位數(shù)值。

3.6 PROM狀態(tài)監(jiān)測(cè)軟件設(shè)計(jì)

驗(yàn)證PROM只進(jìn)行讀操作，測(cè)試時(shí)暫時(shí)關(guān)閉PROM的EDAC，對(duì)其中存儲(chǔ)的測(cè)試程序部分進(jìn)行讀操作判斷存儲(chǔ)內(nèi)容和存儲(chǔ)的EDAC的一致性。如果檢測(cè)到有錯(cuò)誤那么就標(biāo)記PROM的錯(cuò)誤標(biāo)記。

3.7 國(guó)產(chǎn)元器件替代解決的問(wèn)題

國(guó)產(chǎn)元器件替代進(jìn)口元器件的技術(shù)難度主要有電路設(shè)計(jì)、芯片開(kāi)發(fā)軟件工具環(huán)境差異、落焊過(guò)程復(fù)雜等方面。

首先，電路設(shè)計(jì)方面部分國(guó)產(chǎn)元器件在供電方式、外圍配置電路、時(shí)鐘頻率、封裝等多個(gè)方面與進(jìn)口器件不同。國(guó)產(chǎn)的SRAM（B8R512K39RH）是1.8 V、+3.3 V雙電源供電，進(jìn)口的SRAM是單電源供電，需要在電路設(shè)計(jì)時(shí)注意這點(diǎn)。同時(shí)國(guó)產(chǎn)CPU（BM3803）的時(shí)鐘頻率輸入范圍、占空比、倍頻后的時(shí)鐘范圍與進(jìn)口AT697的不同，在設(shè)計(jì)應(yīng)用時(shí)需要設(shè)計(jì)合適的晶振頻率、占空比和倍頻系數(shù)。國(guó)產(chǎn)的PROM（國(guó)微的SM9A86-16MS）器件外圍配置電路與進(jìn)口的不同，PROM 的極性控制方式不同， VCC和VDD1P8 電源應(yīng)先于 FPGA 內(nèi)核電源和 IO 電源上電，封裝與進(jìn)口的不同，在PCB設(shè)計(jì)時(shí)需要根據(jù)手冊(cè)要求重新設(shè)計(jì)。

其次，部分集成芯片除了電路原理設(shè)計(jì)外需要進(jìn)行軟件設(shè)計(jì)，集成開(kāi)發(fā)環(huán)境需要按照廠家要求使用。國(guó)產(chǎn)處理器BM3808的集成開(kāi)發(fā)環(huán)境是SPE-C，需要在windows XP環(huán)境下安裝，開(kāi)發(fā)和調(diào)試的流程和步驟需要根據(jù)手冊(cè)要求操作。國(guó)產(chǎn)器件的手冊(cè)存在不完整的部分，部分寄存器的設(shè)置需要參照進(jìn)口的手冊(cè)來(lái)進(jìn)一步理解。國(guó)產(chǎn)FPGA（BQR2V3000）的開(kāi)發(fā)工具需要使用Xilinx公司ISE 10.1版本，配置碼流和 PROM 燒寫文件時(shí)不可使用 LUT-RAM、LUT- shifter 資源，需要在開(kāi)發(fā)軟件的選項(xiàng)中勾選部分選項(xiàng)，檢查IP核中是否存在分布式RAM或者LUT移位寄存器，用 Block RAM 或用戶觸發(fā)器替代。

最后，國(guó)產(chǎn)元器件在落焊過(guò)程中存在與進(jìn)口不同的工藝操作流程。國(guó)產(chǎn)PROM（國(guó)微的SM28F256）器件采用深圳國(guó)微電子有限公司研制的SM28F256專用編程器進(jìn)行編程，在編程后應(yīng)剪掉4個(gè)編程輔助腳，并對(duì)器件進(jìn)行老煉試驗(yàn)?？紤]到PROM只能燒寫一次的特性，需要在PCB設(shè)計(jì)時(shí)留有兩個(gè)封裝焊盤，在落焊前先用可以多次擦寫的進(jìn)口FLASH(AT28HC256)進(jìn)行調(diào)試，在軟件程序完成功能和測(cè)試后，再落焊國(guó)產(chǎn)的PROM器件。

4 結(jié)束語(yǔ)

星敏感器是一種復(fù)雜的高精度光電敏感器，其中光電探測(cè)電路要求低暗電流高信噪比，需要有穩(wěn)定的電源系統(tǒng)作支撐，星圖處理和姿態(tài)識(shí)別算法取決于高性能處理平臺(tái)的設(shè)計(jì)。本文對(duì)禁運(yùn)風(fēng)險(xiǎn)的國(guó)外進(jìn)口的元器件的應(yīng)用電路設(shè)計(jì)和監(jiān)測(cè)軟件設(shè)計(jì)進(jìn)行了研究，分析了國(guó)產(chǎn)元器件在星敏感器中的替代應(yīng)用的電參數(shù)對(duì)比，給出了基于國(guó)產(chǎn)化器件的星敏感器電路設(shè)計(jì)的方法和結(jié)果，為星敏感器元器件自主可控提供了參考，降低了對(duì)高可靠高性能元器件的依賴。

[1] 孫才紅. 輕小型星敏感器研制方法和研制技術(shù)[D]. 北京: 中科院北京天文臺(tái), 2002.

Sun Caihong. Development method and technology of small and light star sensor[D]. Beijing: Beijing Astronomical Observatory, Chinese Academy of Sciences, 2002.

[2] 王曉東. 大視場(chǎng)高精度星敏感器研究[D]. 長(zhǎng)春: 中科院長(zhǎng)春光機(jī)所, 2004.

Wang Xiaodong. Research on high precision star sensor with large field of view[D]. Changchun: Changchun Institute of Optics and Mechanics, Chinese Academy of Sciences, 2004.

[3] 吳蓬勃. 基于需求工程的國(guó)產(chǎn)元器件應(yīng)用驗(yàn)證技術(shù)研究[J]. 信息通信, 2019(5): 280-281.

Wu Pengbo. Research on application verification technology of domestic components based on requirement engineering[J]. Information Communication, 2019(5): 280-281.

[4] 張厚明. 我國(guó)“核高基”產(chǎn)業(yè)陷入發(fā)展困境的成因與對(duì)策研究[J]. 科學(xué)管理研究, 2015(2): 24-27.

Zhang Houming. Research on the causes and countermeasures of the development dilemma of China's "nuclear high base" industry[J]. Scientific Management Research, 2015(2): 24-27.

[5] 蘇磊, 董磊, 劉泓, 熊盛陽(yáng), 孫巖. 航天元器件自主可控工作推進(jìn)與實(shí)施[J]. 導(dǎo)彈與航天運(yùn)載技術(shù), 2019(2): 27-30.

Su Lei, Dong Lei, Liu Hong, Xiong Shengyang, Sun Yan. Promotion and implementation of autonomous and controllable work of aerospace components[J]. Missiles and Space Vehicles, 2019(2): 27-30.

[6] 李新鵬, 任平川, 高原, 楊宵. 多探頭星敏感器分布式視場(chǎng)融合方法[J].飛控與探測(cè), 2018(1): 71-76.

Li Xinpeng, Ren Pingchuan, Gao Yuan, Yang Xiao. Distributed field of view fusion method for multi probe star sensors[J]. Flight Control and Detection, 2018(1): 71-76.

[7] 閆曉軍, 馬英超, 鄭循江, 王燕清. 甚高精度星敏感器的光電探測(cè)技術(shù)研究[C]. 北京: 第二屆高分辨率對(duì)地觀測(cè)學(xué)術(shù)年會(huì), 2014.

Yan Xiaojun, Ma Yingchao, Zheng Xunjiang, Wang Yanqing. Research on photoelectric detection technology of very high precision star sensor[C] Beijing: Proceedings of the Second Annual High Resolution Earth Observation Academic Conference, 2014.

[8] 練達(dá), 周琦, 余路偉, 毛曉楠, 鄭循江. 高動(dòng)態(tài)條件下星點(diǎn)像斑建模與補(bǔ)償[J]. 飛控與探測(cè), 2020(3): 86-93.

Lian Da, Zhou Qi, Yu Luwei, Mao Xiaonan, Zheng Xunjiang. Star spot modeling and compensation under high dynamic conditions[J]. Flight Control and Detection, 2020(3): 86-93.

[9] 趙峰, 王燕清, 余志凱, 李洋旻. 高精度星敏感器光電探測(cè)技術(shù)研究[J].中國(guó)科技縱橫, 2016(2): 43-45.

Zhao Feng, Wang Yanqing, Yu Zhikai, Li Yangmin. Research on photoelectric detection technology of high precision star sensor[J]. China Science and Technology, 2016(2): 43-45.

[10] 韓春慧. 基于BM3803的1553B總線通信軟件設(shè)計(jì)[D]. 合肥: 中國(guó)科學(xué)技術(shù)大學(xué), 2019.

Han Chunhui. Design of 1553B bus communication software based on BM3803[D]. Hefei: University of Science and Technology of China, 2019.

The Application Design and Test of Star Sensor Based on Domestic Components

Wang Yan-qing, Wu Yong-kang, Shen Jie, Ma Ying-chao, Li Xin-peng

(Shanghai Institute of Spaceflight Control Technology, Shanghai, 201109)

Affected by the international environment, the import components with high performance are at risk of embargo, and the domestic autonomous control of components is increasingly urgent. In aerospace field, the ecological environment that application of domestic components is weak, verification and application of core electronic components in satellite system is needed to find the problem existed in performance and application method, testing the advanced nature of core devices and availability under different conditions. According to the verification and application requirements of core electronic devices in star sensor, the integrated application of various core electronic devices in star sensor is realized. The independent guarantee rate of core electronic devices of star sensor reaches 100%, accelerating the promotion of core electronic devices and autonomous control of space equipment.

domestic components; independent control; star Sensor; apply design

2097-1974(2023)01-0059-07

10.7654/j.issn.2097-1974.20230112

V44

A

2021-01-15；

2021-04-06

王燕清（1985-），男，高級(jí)工程師，主要研究方向?yàn)榭臻g光電探測(cè)和綜合電子架構(gòu)。

吳永康（1986-），男，高級(jí)工程師，主要研究方向?yàn)榭臻g光電探測(cè)力熱設(shè)計(jì)。

沈 杰（1978-），男，高級(jí)工程師，主要研究方向?yàn)楣怆娞綔y(cè)總體設(shè)計(jì)。

馬英超（1982-），男，高級(jí)工程師，主要研究方向?yàn)榭臻g光電探測(cè)電路設(shè)計(jì)。

李新鵬（1991-），男，工程師，主要研究方向?yàn)榭臻g光電探測(cè)電路設(shè)計(jì)。