歐祥鵬，楊在利，唐 波，李志華，羅 軍，王文武，楊 妍

(中國(guó)科學(xué)院微電子研究所 集成電路先導(dǎo)工藝研發(fā)中心，北京 100029)

0 引 言

從2017到2022年，全球互聯(lián)網(wǎng)流量以31%的年復(fù)合增長(zhǎng)率增長(zhǎng)了4倍[1]。隨著流量的激增，數(shù)據(jù)中心的規(guī)模不斷擴(kuò)大，相應(yīng)的能源消耗不斷增加。到2030年，全球數(shù)據(jù)中心的用電量預(yù)計(jì)將達(dá)到3 PWh，最高甚至可能達(dá)到8 PWh[2]，相當(dāng)于80個(gè)三峽水電站1年的發(fā)電量總和。急劇增長(zhǎng)的數(shù)據(jù)傳輸流量和能源消耗對(duì)傳輸系統(tǒng)的帶寬和功耗提出了嚴(yán)峻的挑戰(zhàn)。傳統(tǒng)的電子交換技術(shù)是基于電子在銅介質(zhì)中傳導(dǎo)實(shí)現(xiàn)的，通?？赏ㄟ^(guò)增加輸入/輸出(Input/Output，I/O)接口的數(shù)量和提高數(shù)據(jù)傳輸頻率來(lái)提高整體的帶寬密度[3]。但是由于阻容時(shí)間常數(shù)(Resistive Capacitive(RC)Time Constant)和電學(xué)損耗的存在，信道內(nèi)的衰減和串?dāng)_隨著頻率的提高而越發(fā)明顯，導(dǎo)致傳輸效率下降，基于電子的數(shù)據(jù)傳輸系統(tǒng)已無(wú)法滿足日益增長(zhǎng)的帶寬以及節(jié)約能源消耗的需求[4]。

以光子作為信息的載體，實(shí)現(xiàn)集成光電子芯片(Electronic-Photonic Integrated Circuit, EPIC)是突破目前電子數(shù)據(jù)交換系統(tǒng)瓶頸的最有潛力的方案。硅基光電子芯片具有帶寬寬、體積小和功耗低等優(yōu)點(diǎn)，并且可以利用現(xiàn)有成熟的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal-oxide-semiconductor, CMOS)工藝平臺(tái)進(jìn)行大規(guī)模、低成本生產(chǎn)[5-8]。除此之外，硅基平臺(tái)還可以與其他多種材料異質(zhì)集成，例如氮化硅(Si3N4)、鍺(Ge)和磷化銦(InP)[9-12]。經(jīng)過(guò)數(shù)十年的發(fā)展，硅基光電子器件已經(jīng)取得了許多突破性的進(jìn)展，矩形硅波導(dǎo)損耗低于1 dB/cm[13]，氮化硅波導(dǎo)低于0.1 dB/m[14-15]，硅基電光調(diào)制器的帶寬超過(guò)了110 GHz[16]，鍺硅(GeSi)光電探測(cè)器的帶寬達(dá)到了265 GHz[17]。2006年，美國(guó)Intel和UCSB的John Bowers課題組聯(lián)合研發(fā)了硅基異質(zhì)集成的激光器，三五族材料通過(guò)直接鍵合方式集成在硅襯底上，再對(duì)其進(jìn)行工藝加工，實(shí)現(xiàn)硅基片上激光器，解決了硅基光電子集成芯片(簡(jiǎn)稱硅光芯片，SiPho chip)上的光源難題[18]；基于這一重大突破，Intel 在2016年推出了首個(gè)基于硅基光電子技術(shù)(簡(jiǎn)稱硅光技術(shù))的100 Gbit/s光模塊產(chǎn)品，現(xiàn)每年出貨超過(guò)百萬(wàn)只[19]。美國(guó)Inphi公司于2017年推出了100 Gbit/s密集波分復(fù)用(Dense Wavelength Division Multiplexing, DWDM)數(shù)據(jù)中心光模塊[20]。此外，Cisco、Broadcom和惠普等國(guó)際光通信巨頭也通過(guò)收購(gòu)、自主研發(fā)等手段對(duì)硅光投入重金進(jìn)行研發(fā)。近年來(lái)，國(guó)內(nèi)多家高校、科研院所和企業(yè)也紛紛對(duì)硅光技術(shù)加大研發(fā)力度。2021年，國(guó)內(nèi)首款1.6 Tbit/s硅光互連芯片在國(guó)家信息光電子創(chuàng)新中心(National Optoelectronics Innovation Center,NOEIC)完成研制[21]。硅光模塊成功應(yīng)用于數(shù)據(jù)中心光互連架構(gòu)中和巨頭公司的不斷涌入，充分證明了硅基光電子集成芯片在光通信市場(chǎng)中的應(yīng)用價(jià)值[22-23]。同時(shí)，隨著硅基光電子技術(shù)的不斷成熟，其在激光雷達(dá)和光計(jì)算等領(lǐng)域的應(yīng)用也越來(lái)越受到關(guān)注。

本文首先介紹了硅基光電子集成的發(fā)展現(xiàn)狀，然后介紹了目前主流的光電集成技術(shù)方案，并且回顧了每種技術(shù)方案的代表性工作和最新進(jìn)展，最后展望了2.5D/3D硅基光電集成芯片的潛在應(yīng)用，包括數(shù)據(jù)通信、激光雷達(dá)、光計(jì)算以及生化傳感等。

1 硅基光電子集成發(fā)展現(xiàn)狀

隨著近年越來(lái)越多研發(fā)機(jī)構(gòu)和行業(yè)巨頭的加入，硅基光電子芯片以一種爆發(fā)式的速度向前發(fā)展：集成器件數(shù)目和集成速度不斷提高，功耗不斷降低，應(yīng)用范圍從光通信領(lǐng)域向激光雷達(dá)[24-25]、生化傳感器[26]、高性能計(jì)算[27]和人工智能[28-29]等領(lǐng)域拓展[30-31]，如圖1所示。圖2展示了包括磷化銦(InP)、硅(Si)、異質(zhì)集成磷化銦/硅(InP/Si)或異質(zhì)集成砷化鎵/硅(GaAs/Si)3種平臺(tái)上集成的光子器件數(shù)量的演變[32]?；诠杌脚_(tái)設(shè)計(jì)和制備光子集成芯片(Photonic Integrated Circuits，PIC)起源于21世紀(jì)初，由于硅和二氧化硅的折射率差大，所以硅光器件尺寸非常緊湊。硅基光電子芯片可以利用先進(jìn)的CMOS工藝進(jìn)行加工，因此其集成度快速增長(zhǎng)，目前硅基平臺(tái)單個(gè)PIC上的光子器件的數(shù)目已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)了從80年代就開(kāi)始發(fā)展的InP平臺(tái)。InP/Si(或GaAs/Si)異質(zhì)集成平臺(tái)因其可以在硅上集成片上激光器和光放大器在近些年備受關(guān)注，集成器件數(shù)量也在急劇增加[33]。隨著集成光電子器件數(shù)量的不斷增加，光電集成芯片性能在不斷提高，新的挑戰(zhàn)也隨之而來(lái)[34-35]。傳統(tǒng)的光電集成芯片的集成方式是PIC和集成電路芯片(Electronic Integrated Circuit, EIC)在同一個(gè)二維(2D)平面通過(guò)引線鍵合(Wire-bonding)的方式實(shí)現(xiàn)光信號(hào)和電信號(hào)的互連和控制[36]。但是Wire-bonding方式的引線較長(zhǎng)，會(huì)占用比較大的面積，同時(shí)當(dāng)信號(hào)頻率越來(lái)越高時(shí)，寄生效應(yīng)越來(lái)越明顯，導(dǎo)致芯片的集成密度、帶寬密度和能效明顯下降。2.5D/3D集成(目前也被歸為光電共封裝(Co-packaged Optics, CPO)技術(shù))是縮短互連長(zhǎng)度、減小芯片尺寸從而減小寄生效應(yīng)、提高集成密度和減小功耗的最具潛力的方案之一[37-39]。2.5D集成是將PIC和EIC都通過(guò)倒裝鍵合(Flip-chip)的方式集成在轉(zhuǎn)接板(Interposer)上，并通過(guò)Interposer上的金屬布線實(shí)現(xiàn)PIC和EIC之間的電學(xué)互連，Interposer或硅通孔轉(zhuǎn)接板(Through-Silicon-Via(TSV)Interposer, TSI)再與下方的封裝基板或印刷電路板(Printed Circuit Board, PCB)相連。3D集成是將PIC直接作為Interposer或TSI，實(shí)現(xiàn)和EIC的垂直互連。2.5D/3D集成芯片的尺寸、重量和成本都將下降，功耗也隨之降低[40-41]。圖3展示了硅基光電子集成技術(shù)的發(fā)展趨勢(shì)。

圖1 硅基光電子的應(yīng)用

圖2 單片PIC在3種不同平臺(tái)上集成的光子元件數(shù)量隨時(shí)間變化的演變[22]

圖3 硅基光電子集成技術(shù)的發(fā)展趨勢(shì)

2 硅基光電子集成技術(shù)

硅基光電子芯片的集成結(jié)構(gòu)主要分為以下4種：2D平面光電集成、2.5D光電集成、3D光電集成和單片光電集成，如圖4所示[42]。

圖4 硅基光電集成結(jié)構(gòu)

2.1 2D集成

2D平面光電集成結(jié)構(gòu)如圖4(a)所示，EIC和PIC水平排列封裝在PCB上，采用Wire-bonding的方式實(shí)現(xiàn)PIC和EIC的互連互通，最后通過(guò)板上芯片封裝(Chips on Board, COB)技術(shù)實(shí)現(xiàn) 2D 集成。2D集成的優(yōu)勢(shì)在于可以單獨(dú)設(shè)計(jì)制備EIC和PIC，具有很高的靈活性。同時(shí)，2D集成封裝工藝比較簡(jiǎn)單，目前已得到廣泛商用。但是，EIC和PIC之間的電學(xué)互連較長(zhǎng)，當(dāng)傳輸高頻信號(hào)時(shí)，信號(hào)在傳輸過(guò)程中會(huì)發(fā)生明顯的衰減，導(dǎo)致2D集成的光模塊性能下降。此外，由于Wire-bonding所占的面積比較大，導(dǎo)致光模塊整體尺寸和功耗較大。圖5所示為2D集成的硅基光電子芯片。

2009年，Intel實(shí)現(xiàn)了具有波分復(fù)用(Wavelength division multiplexing,WDM)功能的2D集成硅光發(fā)射器(Transmitter)芯片，如圖5(a)所示[43]。該芯片的結(jié)構(gòu)由8個(gè)高速馬赫曾德?tīng)栯姽庹{(diào)制器(Mach-Zehnder Modulator，MZM)陣列、復(fù)用器(Mux)和解復(fù)用器(DeMux)組成，并且單片集成在同一絕緣體上硅(Silicon-on-Insulator, SOI)襯底上。其中，為了實(shí)現(xiàn)高速性能，每一個(gè)MZM的行波電極終端阻抗都經(jīng)過(guò)了優(yōu)化，以減少射頻(Radio Frequency,RF)反射，從而最大程度地保持信號(hào)完整性。該發(fā)射器采用2D光電集成，光芯片位于整個(gè)模塊的中間，兩邊分別是RF信號(hào)輸入和熱調(diào)控制模塊。光芯片和電芯片通過(guò)Wire-bonding的方式實(shí)現(xiàn)電學(xué)互連，整個(gè)模塊尺寸為～8 mm×20 mm。每個(gè)信道實(shí)現(xiàn)了25 Gbit/s的數(shù)據(jù)傳輸速率，整個(gè)光模塊的數(shù)據(jù)傳輸能力超過(guò)200 Gbit/s，證明了硅光技術(shù)將來(lái)可以應(yīng)用于Tbit/s速率級(jí)的數(shù)據(jù)傳輸系統(tǒng)。但是基于馬赫曾德?tīng)柛缮鎯x(Mach-Zender Interferometer,MZI)的光傳輸模塊的體積較大，功耗較高，包括射頻和熱調(diào)諧在內(nèi)的總功率消耗約為2 W。如何減小尺寸，提高集成密度，降低功耗成為硅光芯片未來(lái)的重點(diǎn)研究方向。

基于微環(huán)諧振器(Microring Resonator, MRR)的調(diào)制器因其結(jié)構(gòu)緊湊，驅(qū)動(dòng)電壓低，并且?guī)捄蚆ZM相接近，成為了下一代更高帶寬密度、更高集成密度和更低功耗的光互連系統(tǒng)最有前景的解決方案之一[46-49]。但由于微環(huán)受溫度的干擾較大，基于微環(huán)調(diào)制器(Microring Modulatorm,MRM)受環(huán)境的影響很大。Li Hao等人利用MRM首次實(shí)現(xiàn)了在溫度波動(dòng)的環(huán)境下，傳輸速率能穩(wěn)定在5×25 Gbit/s的硅光發(fā)射器[44]，其結(jié)構(gòu)如圖5(b)所示。2019年，他們?cè)谠鹊墓ぷ骰A(chǔ)上進(jìn)一步利用MRM實(shí)現(xiàn)了112 Gbit/s的四電平脈沖幅度調(diào)制(4 Pulse Amplitude Modulation，PAM4)硅光發(fā)射機(jī)，并且實(shí)現(xiàn)了調(diào)制器、片上激光器和CMOS 電芯片的共封裝[45]。如圖5(c)所示，光芯片和電芯片在同一個(gè)平面上以Wire-bonding實(shí)現(xiàn)電學(xué)互連，功耗僅為6 pJ/bit。相比基于MZM的硅光發(fā)射器功耗得到了明顯的下降。

圖5 2D集成的硅基光電子芯片

近年來(lái)，硅基光電子芯片也得到國(guó)內(nèi)許多科研院所和企業(yè)的高度重視，圖6所示為高速集成硅光收發(fā)芯片。2014年北京大學(xué)驗(yàn)證了100 Gbit/s硅基光收發(fā)芯片，集成了偏振分束器、光柵耦合器、光混頻器、調(diào)制器和探測(cè)器等核心光電器件，如圖6(a)所示[50]。2018年，NOEIC及合作單位聯(lián)合研制的首款具有自主知識(shí)產(chǎn)權(quán)的100 Gbit/s硅基相干光收發(fā)芯片，并實(shí)現(xiàn)量產(chǎn)[51]。2021年，NOEIC團(tuán)隊(duì)研制出了我國(guó)首款1.6 Tbit/s硅基光收發(fā)芯片，實(shí)現(xiàn)了硅光芯片技術(shù)向Tbit/s級(jí)的跨越。如圖6(b)所示，單顆硅基光發(fā)射芯片和硅基光接收芯片上分別集成了8通道電光調(diào)制器和光電探測(cè)器，實(shí)現(xiàn)了單通道200 Gbit/s PAM4信號(hào)傳輸[21]。

圖6 高速集成硅光收發(fā)芯片

2.2 2.5D集成

2.5D集成是EIC和PIC都通過(guò)flip-chip的方式集成在Interposer上，并通過(guò)Interposer上的金屬布線實(shí)現(xiàn)PIC和EIC之間的電學(xué)互連，Interposer再與下方的封裝基板或PCB相連，其結(jié)構(gòu)示意圖如圖4(b)所示。轉(zhuǎn)接板可以通過(guò)兩種方式與下方的封裝基板或PCB相連，一種是利用Wire-bonding使轉(zhuǎn)接板連接到下方的封裝基板或PCB，另一種是在轉(zhuǎn)接板中制備TSV，使其成為TSI，上方的PIC和EIC通過(guò)TSI垂直連接到封裝基板或PCB。圖7所示為2.5D集成的硅基光電子芯片。

圖7 2.5D集成的硅基光電子芯片

基于Wire-bonding的2.5D集成技術(shù)工藝相對(duì)簡(jiǎn)單，并且近年來(lái)的研究成果展現(xiàn)出了良好的性能。2017年，新加坡微電子所(Institure of Micro Electronics,IME)實(shí)現(xiàn)了一個(gè)2.5D集成的多通道硅基集成光收發(fā)器[38]。電芯片和光芯片倒裝在硅基轉(zhuǎn)接板上，再通過(guò)Wire-bonding與底下的PCB實(shí)現(xiàn)互連，如圖7(a)所示。該收發(fā)器實(shí)現(xiàn)了單通道超過(guò)50 Gbit/s的傳輸速率，通過(guò)多通道或者多芯片的共封裝，實(shí)現(xiàn)了超過(guò)400 Gbit/s甚至更高的傳輸速率。2018年，Ari Novack實(shí)現(xiàn)了64 Gbaud傳輸速率的集成可調(diào)激光器的2.5D集成相干硅光收發(fā)模塊[52]。光引擎、驅(qū)動(dòng)電路和跨阻放大器(Trans-impedance Amplifier, TIA)等被封裝到PCB上，該相干硅光收發(fā)器如圖7(b)所示，其尺寸僅與1枚一元硬幣相當(dāng)。

基于TSI的互連使電芯片和光芯片與底下載板實(shí)現(xiàn)更短電學(xué)互連長(zhǎng)度和更高的布線密度[54]。2013年，佐治亞理工大學(xué)在玻璃基板上實(shí)現(xiàn)了2.5D光電集成芯片[53]。該方案將PIC和EIC倒裝在玻璃基板上，通過(guò)在玻璃轉(zhuǎn)接板上做通孔引出電學(xué)信號(hào)，其結(jié)構(gòu)示意圖如圖7(c)所示。2020年，Abrams 等人利用在硅轉(zhuǎn)接板上集成多個(gè)PIC和EIC實(shí)現(xiàn)了以微盤調(diào)制器(Microdisk modulator, MDM)為基礎(chǔ)器件的多通道、多芯片的光模塊，其中每個(gè)傳輸信道傳輸速率達(dá)到10 Gbit/s，如圖7(d)所示[42, 55]。MDM可以大幅度減小光引擎的尺寸和降低功耗，從而提高集成帶寬密度和能效。

2.5D集成具有電學(xué)互連長(zhǎng)度短、互連密度高和功耗低等優(yōu)點(diǎn)，并且可以實(shí)現(xiàn)在同一個(gè)載板上放置多個(gè)PIC和EIC，具有很高的靈活性，可以將更多的功能集成到同一個(gè)模塊里。但是2.5D的電學(xué)互連長(zhǎng)度會(huì)比3D集成要長(zhǎng)，相應(yīng)的RC時(shí)間常數(shù)和電學(xué)損耗也會(huì)增加。2.5D集成結(jié)構(gòu)被認(rèn)為是當(dāng)前技術(shù)水平下最合理的集成方案，工藝發(fā)展相對(duì)成熟，電學(xué)互連長(zhǎng)度較短，帶寬密度較高，很好地平衡了光模塊的性能、工藝難度和成本。2021年，Broadcom 推出了一款用于數(shù)據(jù)中心的2.5D集成的光模塊[56]。該模塊采用了光/電共封裝的方案，擁有128條信道，單通道傳輸速率達(dá)到200 Gbit/s，整體實(shí)現(xiàn)了25.6 Tbit/s的傳輸速率，將光模塊的傳輸速率由百Gbit/s向百Tbit/s邁進(jìn)。Broadcom公司稱跟現(xiàn)在的光開(kāi)關(guān)相比，采用2.5D/3D光電共封裝的結(jié)構(gòu)可以節(jié)約40%的功耗和40%的Cost/bit成本。

2.3 3D集成

3D 集成方案是將PIC直接作為Interposer，與EIC在垂直方向上實(shí)現(xiàn)堆疊，實(shí)現(xiàn)更短的互連長(zhǎng)度、更高的集成密度以及更好的高頻性能，如圖4(c)所示[57]。一般來(lái)說(shuō)，3D光電集成是通過(guò)EIC倒裝在PIC的頂部，再?gòu)腜IC的邊緣引線到PCB上，實(shí)現(xiàn)光電集成芯片和封裝基板或PCB的互連。另外，還可以在PIC上直接制備TSV，做成有源光子TSV轉(zhuǎn)接板(Active Photonic TSI)，將EIC倒裝在PIC上，通過(guò)PIC上的TSV與下方封裝基板或PCB實(shí)現(xiàn)垂直互連，從而進(jìn)一步縮短電學(xué)互連長(zhǎng)度。但是硅基光子器件對(duì)折射率變化敏感，在硅光芯片上實(shí)現(xiàn)TSV金屬通孔會(huì)引入應(yīng)力，從而改變材料的折射率，需要在設(shè)計(jì)制備時(shí)考慮TSV對(duì)光子器件性能的影響[58]。圖8所示為3D集成的硅基光電子芯片。

圖8 3D集成的硅基光電子芯片

近年來(lái)，3D光電集成不斷發(fā)展，基于第一種方案的3D光電集成芯片越來(lái)越成熟。2015年，F(xiàn)inisar Corp.的Gilles Denoyer等人研發(fā)出了傳輸速率為56 Gbit/s的一款不歸零碼(Non Return to Zero，NRZ)3D集成硅光收發(fā)器，如圖8(a)所示[59]。EIC主要包括了兩個(gè)MZM的驅(qū)動(dòng)和兩個(gè)發(fā)射機(jī)和接收機(jī)的TIA/限幅放大器(Limiting Amplifier,LA)，通過(guò)microbump與下面的PIC相連，封裝好的光模塊總功耗為11.2 pJ/bit。2018年，日本富士通公司驗(yàn)證了具有3D集成的單通道傳輸速率超過(guò)25 Gbit/s的16通道硅光收發(fā)器，如圖8(b)[60]所示。在該結(jié)構(gòu)中，一個(gè)EIC芯片和一個(gè)PIC芯片通過(guò)微凸塊(Microbump)/凸塊下金屬(Under Bump Metal，UBM))直接倒裝鍵合，最大限度地減少了EIC和PIC之間的布線長(zhǎng)度和寄生電容，并減輕TIA和光電探測(cè)器、驅(qū)動(dòng)器和調(diào)制器之間電信號(hào)的衰減。并且該收發(fā)器還利用玻璃轉(zhuǎn)接板支撐鍵合的EIC和PIC，利用solder bumps實(shí)現(xiàn)二者金屬互連并利用Wire-bonding與PCB實(shí)現(xiàn)互連。與硅作為轉(zhuǎn)接板相比，玻璃轉(zhuǎn)接板的電學(xué)損耗更小，但是目前玻璃的加工工藝仍未成熟且玻璃的散熱能力比較差。2021年，哥倫比亞大學(xué)的Stuart Daudlin等人利用DWDM實(shí)現(xiàn)了64通道的3D集成型的硅光收發(fā)器[61]，EIC通過(guò)flip-chip鍵合在PIC上，PIC再通過(guò)Wire-bonding連接到PCB上，如圖8(c)所示。該收發(fā)器利用頻率梳光源實(shí)現(xiàn)DWDM和MRM高速調(diào)制，180 nm CMOS工藝實(shí)現(xiàn)驅(qū)動(dòng)和放大電路，最后通過(guò)周期為25 μm的Cu pillar實(shí)現(xiàn)PIC和EIC的電學(xué)互連。最終利用光電共封裝技術(shù)CPO實(shí)現(xiàn)光模塊制備，實(shí)現(xiàn)面積為0.25 mm2的Tbit/s級(jí)數(shù)據(jù)傳輸速率及高達(dá)5 Tbit/s/mm2的集成帶寬密度。利用頻率梳光源實(shí)現(xiàn)DWDM和3D集成的方式可以極大地提高光模塊的集成帶寬密度和降低功耗[62-64]。

相比于第一種方案，基于有源硅光TSI的方案能實(shí)現(xiàn)更短的電學(xué)互連和更高的集成密度，但其實(shí)現(xiàn)的難度也更大。2016年，新加坡IME 的Yang Yan等人把TSV轉(zhuǎn)接板的功能集成到PIC中并解決了TSV和硅光芯片光耦合之間的制備工藝兼容困難以及TSV對(duì)光器件性能的影響，如圖8(d)所示[37, 65, 66]。該3D集成模塊中，可調(diào)波導(dǎo)陣列光柵(Silicon Arrayed Waveguide Grating, AWG)的調(diào)節(jié)范圍超過(guò)600 GHz，電光調(diào)制器帶寬超過(guò)20 GHz，光電探測(cè)器的帶寬為28 GHz，模塊整體實(shí)現(xiàn)了30 Gbit/s的數(shù)據(jù)傳輸速率。2018年，新加坡IME的Kim等人在SOI硅光芯片中制備TSV，將EIC倒裝鍵合在硅光芯片上，以與PCB進(jìn)行電互連，該結(jié)構(gòu)如圖8(e)所示[67]。采用硅光TSI的3D集成方案具有緊湊封裝、更小的外形尺寸和更低的RF損耗等優(yōu)勢(shì)，其單通道帶寬能達(dá)到50 GHz。2021年，IMEC也報(bào)道了自己在硅光TSI方面的研究進(jìn)展，實(shí)現(xiàn)了112 Gbit/s的NRZ傳輸速率，如圖8(f)所示[68]。

2.4 單片集成

單片集成是指在同一個(gè)平臺(tái)上(比如SOI襯底)同時(shí)制備光器件和電器件，兩種器件之間的電學(xué)互連通過(guò)芯片內(nèi)部的金屬實(shí)現(xiàn)，如圖4(d)所示。單片集成結(jié)構(gòu)因?yàn)镻IC和EIC在同一個(gè)管芯中，PIC和EIC之間的電學(xué)互連大大縮短，從而減小了RC時(shí)間常數(shù)以及電學(xué)損耗對(duì)信號(hào)傳輸?shù)挠绊懀囊驳玫搅私档蚚69]。其次，單片集成結(jié)構(gòu)可以最高效率地利用現(xiàn)有的CMOS工藝平臺(tái)，實(shí)現(xiàn)低成本的大規(guī)模量產(chǎn)[70-71]。圖9所示為單片集成的硅基光電子芯片。

圖9 單片集成的硅基光電子芯片

2006年，Luxtera研發(fā)出了世界上第一款單片集成硅光收發(fā)器[72]。該收發(fā)器采用0.13 μm CMOS工藝，在片上集成了10 Gbit/s硅調(diào)制器、高性能的WDM、18 GHz鍺探測(cè)器和RF電路和熱調(diào)直流控制電路，實(shí)現(xiàn)了可用于高速光互連的硅光芯片。封裝好的硅光收發(fā)模塊如圖9(a)所示。2015年，IBM利用美國(guó)Global Foundry 90 nm工藝技術(shù)在硅光平臺(tái)上實(shí)現(xiàn)了單片集成結(jié)構(gòu)的粗WDM收發(fā)器，其結(jié)構(gòu)和測(cè)試眼圖如圖9(b)所示[71]。該收發(fā)器每個(gè)通道都能實(shí)現(xiàn)25 Gbit/s的傳輸速率，整體傳輸速率超過(guò)100 Gbit/s。同年，美國(guó)UC-Berkeley和MIT的研究組研發(fā)出了一款集成了7 000多萬(wàn)只晶體管和850個(gè)光子器件的光電子芯片，如圖9(c)[73]所示。該芯片可用于邏輯運(yùn)算、存儲(chǔ)和通信。該成果證明了硅光芯片可以與現(xiàn)有的微電子芯片相融合，利用光子在信息傳輸方面的優(yōu)越特性能夠解決電芯片I/O接口所面臨的瓶頸，將來(lái)可用于數(shù)據(jù)中心和超級(jí)計(jì)算機(jī)。2021年，瑞士蘇黎世聯(lián)邦理工大學(xué)開(kāi)發(fā)了一款基于MRM的單片集成硅光收發(fā)器，如圖9(d)[74]，其利用45 nm “zero change” CMOS工藝在僅有0.015 mm2的尺寸上實(shí)現(xiàn)了滿足10 Gbit/s所需的所有信號(hào)發(fā)射和接收器件，芯片帶寬密度高達(dá)1.4 Tbit/s/mm2，其功耗僅為1.91 pJ/bit。

雖然單片集成結(jié)構(gòu)的硅基光電集成芯片具有功耗低、尺寸小和封裝簡(jiǎn)單等優(yōu)點(diǎn)，但PIC和EIC的工藝存在一定的差異，想要完全兼容兩種器件需要對(duì)電路進(jìn)行協(xié)同設(shè)計(jì)，對(duì)工藝進(jìn)行協(xié)同開(kāi)發(fā)，而整個(gè)工藝開(kāi)發(fā)的費(fèi)用是極其昂貴的。并且由于光器件的工藝節(jié)點(diǎn)遠(yuǎn)遠(yuǎn)落后于電器件，為了單片集成二者，需要在兩種器件性能上做一些妥協(xié)。單片集成可以最高程度實(shí)現(xiàn)光電融合，但若要高效地將光器件和電器件利用CMOS工藝單片集成于硅基平臺(tái)上仍需要學(xué)術(shù)界和工業(yè)界共同努力。表1中列出了基于4種不同硅基光電子芯片集成技術(shù)的部分代表性工作。

表1 基于4種不同集成技術(shù)的硅光通信芯片

3 2.5D/3D集成硅基光電子芯片的應(yīng)用

隨著硅光技術(shù)的不斷成熟和集成工藝技術(shù)的不斷進(jìn)步，硅光芯片正在向大規(guī)模集成方向發(fā)展，單個(gè)光芯片集成的光子器件的數(shù)量增多和集成密度的提高，其功能也愈加多元化，其應(yīng)用領(lǐng)域也開(kāi)始從光通信向激光雷達(dá)、生化傳感和光計(jì)算等領(lǐng)域拓展[79-80]。在硅光芯片中，許多光器件需要外部電路去調(diào)控或者驅(qū)動(dòng)，例如調(diào)制器、探測(cè)器、移相器和光開(kāi)關(guān)等，因此在大規(guī)模集成光器件的同時(shí)還需要考慮如何將控制電路與硅光芯片集成，最大程度地發(fā)揮硅基光電子芯片的集成優(yōu)勢(shì)[22, 81]。而傳統(tǒng)Wire-bonding的光電集成方式已經(jīng)開(kāi)始限制硅基光電子大規(guī)模集成。

正如前文所述，硅基光電子芯片從傳統(tǒng)的基于Wire-bonding的2D集成向基于Interposer或TSI的2.5D/3D集成發(fā)展，以實(shí)現(xiàn)更高的集成密度，更小的尺寸，更高的性能以及更低的功耗。在光通信和數(shù)據(jù)中心的應(yīng)用中，2.5D/3D集成的硅基光電子芯片的傳輸速率已經(jīng)從Gbit/s數(shù)量級(jí)提升到Tbit/s數(shù)量級(jí)。本節(jié)將介紹硅基光電子芯片在激光雷達(dá)、生化傳感和光計(jì)算中的應(yīng)用，并展望2.5D/3D集成技術(shù)對(duì)于這些應(yīng)用的的潛在優(yōu)勢(shì)。

3.1 激光雷達(dá)

激光雷達(dá)是自動(dòng)駕駛的核心器件之一，但是目前無(wú)論是機(jī)械式還是微機(jī)電系統(tǒng)(Micro-Electro-Mechanical System，MEMS)激光雷達(dá)的價(jià)格都過(guò)于昂貴，并且某些性能指標(biāo)比如探測(cè)距離和速度、分辨率和器件尺寸等無(wú)法滿足車載激光雷達(dá)的性能需求。基于光學(xué)相控陣(Optical Phased Arrays, OPA)和調(diào)頻連續(xù)波(Frequency Modulated Continuous Wave, FMCW)的激光雷達(dá)，是目前業(yè)內(nèi)認(rèn)為未來(lái)最有前景的解決方案之一，可以將傳統(tǒng)體積較大、價(jià)格昂貴的激光雷達(dá)在芯片上實(shí)現(xiàn)[82-84]。得益于硅基光電子技術(shù)在光通信和光互連方向多年的技術(shù)積累，硅基光電子集成平臺(tái)是最有希望實(shí)現(xiàn)基于OPA的激光雷達(dá)的平臺(tái)之一[85-87]。圖10所示為基于硅基OPA的激光雷達(dá)。

圖10 基于硅基OPA的激光雷達(dá)

2009年，根特大學(xué)首次在硅基平臺(tái)上實(shí)現(xiàn)了一維OPA[88]。該OPA在1 550 nm的工作波長(zhǎng)實(shí)現(xiàn)了2.3 °的橫向掃描范圍，并且通過(guò)改變?nèi)肷洳ㄩL(zhǎng)的辦法實(shí)現(xiàn)了14.1 °的縱向掃描范圍。2013年，麻省理工學(xué)院的Sun等人實(shí)現(xiàn)了第1個(gè)二維OPA，其掃描角度為12 °×12 °[89]。隨著學(xué)術(shù)界和工業(yè)界越來(lái)越多的研究和投入，基于硅基光電子平臺(tái)的激光雷達(dá)得以快速發(fā)展。除了大規(guī)模集成OPA，還需要在芯片上集成驅(qū)動(dòng)電路、控制電路和接收電路，以驅(qū)動(dòng)激光器出射頻率和波長(zhǎng)、控制OPA的掃描范圍和實(shí)現(xiàn)微弱回波信號(hào)檢測(cè)。2019年，美國(guó)加州大學(xué)伯克利分校和麻省理工學(xué)院聯(lián)合研發(fā)了第1款3D集成的FMCW相干激光雷達(dá)[90]。如圖10(a)所示，該激光雷達(dá)將高靈敏度的相干探測(cè)器、OPA和CMOS電路集成在一個(gè)芯片里，并且利用300 mm的CMOS 工藝平臺(tái)實(shí)現(xiàn)。在該工藝平臺(tái)中，光子器件使用193 nm 浸沒(méi)式光刻技術(shù)在300 mm SOI 晶圓上制造，使用65 nm光刻技術(shù)在體硅晶圓上制備CMOS電路，然后將PIC和EIC鍵合在一起。緊接著去除SOI 晶圓上的硅襯底，并用氧化通孔(Through-oxide Via, TOV)技術(shù)實(shí)現(xiàn)光子和 CMOS 器件之間的接觸。該激光雷達(dá)最終實(shí)現(xiàn)了3.3 cm的掃描精度。此外，激光雷達(dá)的感知功能可以與無(wú)線空間通信功能集成到同一個(gè)芯片中，如圖10(b)所示[91]。該3D集成的硅基激光雷達(dá)芯片可以實(shí)現(xiàn)約180 m的2D探測(cè)距離，約10 m的3D探測(cè)距離并且同時(shí)具備1 Gbit/s的無(wú)線通信能力。在2021年的國(guó)際消費(fèi)電子展(Consumer Electronics Show，CES)上，Mobile Eye推出了基于硅光平臺(tái)的集成式FMCW激光雷達(dá)，在一個(gè)微小的芯片上實(shí)現(xiàn)184線掃描[92]。這個(gè)模塊集成了激光雷達(dá)所需的有源和無(wú)源元件及驅(qū)動(dòng)電路，使基于硅光子學(xué)的激光雷達(dá)在商業(yè)化方面邁出了一大步。

對(duì)于集成大量需要調(diào)控的光器件的激光雷達(dá)芯片，2.5D/3D集成技術(shù)可以縮短電學(xué)互連長(zhǎng)度，大大減小光電互連的面積，從而減小激光雷達(dá)模塊的尺寸、重量和降低成本。因此，推動(dòng)硅基2.5D/3D集成技術(shù)的發(fā)展可以促進(jìn)更大規(guī)模的光電器件的集成，從而實(shí)現(xiàn)更高性能的硅基激光雷達(dá)芯片。

3.2 光計(jì)算

近年來(lái)，隨著大數(shù)據(jù)、云計(jì)算、人工智能和圖像識(shí)別等技術(shù)的發(fā)展，對(duì)海量的數(shù)據(jù)進(jìn)行實(shí)時(shí)快速處理產(chǎn)生了急切的需求[31, 93]。但隨著晶體管的特征尺寸已經(jīng)接近摩爾定律的極限，基于傳統(tǒng)微電子芯片的計(jì)算機(jī)算力已經(jīng)接近瓶頸。而光子芯片由于光子本身具有傳輸速度高、低功耗和可并行等優(yōu)點(diǎn)，因此光子計(jì)算芯片是實(shí)現(xiàn)高性能計(jì)算的一個(gè)非常有潛力的方案[94-96]。硅基光子計(jì)算芯片的主要光學(xué)結(jié)構(gòu)包括MRR[97-98]和MZI[95,99]。同時(shí)，MRR或者M(jìn)ZI都需要一個(gè)匹配的控制電路去實(shí)現(xiàn)快速的矩陣操作，例如修改權(quán)重等[100]。圖11所示為基于硅基光電子技術(shù)的光學(xué)神經(jīng)網(wǎng)絡(luò)芯片。2017年，MIT的Shen 等人在硅基平臺(tái)上利用56個(gè)可編程的MZI實(shí)現(xiàn)了光學(xué)神經(jīng)網(wǎng)絡(luò)(Optical Neural Networks, ONN)，如圖11(a)所示[95]。研究人員為了驗(yàn)證其性能，將該芯片應(yīng)用于元音識(shí)別實(shí)現(xiàn)了76.7%的準(zhǔn)確率，證明了利用硅基光電子芯片實(shí)現(xiàn)ONN是可行的。2021年，F(xiàn)eldmann利用CMOS工藝，基于超低損耗的氮化硅波導(dǎo)，在片上集成了光頻梳、16×16的相變材料(Phase-change-material, PCM)記憶矩陣，片上高速調(diào)制器和探測(cè)器，實(shí)現(xiàn)了集成光子硬件加速器，如圖11(b)所示[101]。該加速器可以實(shí)現(xiàn)多路并行計(jì)算，計(jì)算能力高達(dá)每秒1012次成績(jī)累加計(jì)算(Multiply Accumulate，MAC)運(yùn)算，圖中也展示了其對(duì)圖像進(jìn)行處理的結(jié)果。2022年，賓夕法尼亞大學(xué)Aflatouni等人在硅基平臺(tái)上實(shí)現(xiàn)了深度ONN，其器件結(jié)構(gòu)和封裝成品如圖11(c)所示[102]。該芯片直接對(duì)光信號(hào)進(jìn)行讀取和處理，避免了將光信號(hào)轉(zhuǎn)換為電信號(hào)，并且消除了內(nèi)存模塊，從而大大加快了對(duì)信號(hào)處理的速度。該芯片可以在0.5 ns內(nèi)實(shí)現(xiàn)對(duì)手寫字母的分類，2類和4類準(zhǔn)確率分別高達(dá)93.8%和89.8%。

圖11 基于硅基光電子技術(shù)的光學(xué)神經(jīng)網(wǎng)絡(luò)芯片

但是上述光子計(jì)算芯片采用的是外置的電路驅(qū)動(dòng)和激光器，如果能將激光器和驅(qū)動(dòng)電路通過(guò)2.5D 或者3D集成的技術(shù)集成到計(jì)算芯片上，將會(huì)大大縮小光子計(jì)算芯片的尺寸和降低芯片整體的功耗，從而集成到現(xiàn)有的計(jì)算機(jī)上。此外，當(dāng)矩陣越來(lái)越大時(shí)，所需要的光器件數(shù)量也隨之增加，此時(shí)通過(guò)Wire-bonding等傳統(tǒng)的方式去實(shí)現(xiàn)可編程控制電路是不理想的，其所需面積和功耗都會(huì)明顯增加。而2.5D/3D集成技術(shù)可以在很小的尺寸內(nèi)實(shí)現(xiàn)矩陣操作所需要的控制電路，進(jìn)而獲得高集成密度的低功耗硅基光子計(jì)算芯片。

光計(jì)算是目前研究的熱點(diǎn)方向，它與人工智能、腦科學(xué)和大數(shù)據(jù)等行業(yè)相關(guān)聯(lián)，又與傳統(tǒng)的半導(dǎo)體技術(shù)、光電集成技術(shù)緊密相關(guān)，但是目前相關(guān)的研究仍處于初步探索階段。推動(dòng)光計(jì)算的發(fā)展需要半導(dǎo)體材料技術(shù)、微電子技術(shù)、光子技術(shù)、封裝技術(shù)和算法等多學(xué)科共同努力，加速軟件與硬件的融合，從而使光計(jì)算可以應(yīng)用于實(shí)際，解決目前所面臨的算力瓶頸。

3.3 生化傳感

2019年新冠疫情席卷全球以來(lái)，具有生化、健康監(jiān)測(cè)功能的傳感設(shè)備出現(xiàn)了巨大的市場(chǎng)需求[103-104]。硅光傳感技術(shù)因其具有靈敏度高、尺寸小和多功能集成等優(yōu)點(diǎn)受到了很大的關(guān)注?；诠韫馄脚_(tái)的傳感器主要分為兩種，分別是基于光譜和折射率變化。前者是觀察吸收光譜和拉曼光譜的變化[105-106]，而后者主要是基于MRR[107]、MZI[108]或者光子晶體[109]等結(jié)構(gòu)，利用強(qiáng)度或諧振波長(zhǎng)的變化將折射率改變提取出來(lái)。圖12所示為基于硅基光電子平臺(tái)的傳感器。

圖12 基于硅基光電子平臺(tái)的傳感器

基于折射率改變型的硅光傳感器具有靈敏度高和分辨率高等優(yōu)點(diǎn)，但是其自身無(wú)法識(shí)別特定的待檢測(cè)物，需要進(jìn)行表面功能化修飾。2015年，Genalyte在MRR表面形成生物功能修飾，實(shí)現(xiàn)了對(duì)多種蛋白質(zhì)和脫氧核糖核酸(Deoxyribo Nucleic Acid，DNA)的同時(shí)檢測(cè)，如圖12(a)所示[110-111]?；谠摷夹g(shù)，該公司成功實(shí)現(xiàn)了在30 min內(nèi)實(shí)現(xiàn)對(duì)新冠病毒COVID-19的檢測(cè)，并且產(chǎn)業(yè)化。但是該傳感器仍依賴于外部的激光器和光譜儀，無(wú)法實(shí)現(xiàn)微型化和便攜化。2020年，Ruiz-Vega等人提出了一種即時(shí)COVID-19 診斷和冠狀病毒監(jiān)測(cè)的納米光子生物傳感器，如圖12(b)所示[104〗。該傳感器基于雙模波導(dǎo)(Bimodal Waveguide,BiMW)，可在30 min內(nèi)檢測(cè)到 aM-fM級(jí)別微小濃度的核糖核酸(Ribonucleic Acid,RNA)，其準(zhǔn)確度可與基于標(biāo)準(zhǔn)聚合酶鏈?zhǔn)椒磻?yīng)(Polymerase Chain Reaction，PCR)的分析儀器相媲美。

基于光譜變化型傳感器具有可“識(shí)別”待測(cè)物的優(yōu)點(diǎn)，可用于復(fù)雜環(huán)境的生化傳感。2017年，IBM實(shí)現(xiàn)了首個(gè)集成硅光甲烷傳感器，如圖12(c)[26, 112]所示。由于甲烷在1 651 nm波長(zhǎng)處有吸收峰，IBM利用先進(jìn)的CMOS技術(shù)在SOI上制備了長(zhǎng)達(dá)10 cm的波導(dǎo)結(jié)構(gòu)，并且通過(guò)倒裝鍵合的方式混合集成了出射波長(zhǎng)為1 651 nm的片上激光器和其他光子，并且與外部驅(qū)動(dòng)電路等實(shí)現(xiàn)封裝。該硅光傳感器實(shí)現(xiàn)了5 ppmv的高靈敏度、0.6 mW的低功耗以及只有0.25k美元的單個(gè)價(jià)格。在性能接近的前提下，實(shí)現(xiàn)了遠(yuǎn)遠(yuǎn)低于競(jìng)品的功耗和價(jià)格。2021年，Rockley Photonics公司報(bào)道了一款可用于血糖、酒精等生物特征進(jìn)行監(jiān)測(cè)的硅光傳感芯片，如圖12(d)所示[113]。該傳感芯片采用頻率梳光源和片上光譜儀實(shí)現(xiàn)對(duì)拉曼散射信號(hào)的分析，具有精度高、功耗低并且可以集成到可穿戴設(shè)備等優(yōu)點(diǎn)[114-115]。

硅光傳感器近些年取得了非常顯著的進(jìn)展，已經(jīng)逐漸開(kāi)始從實(shí)驗(yàn)室走向大眾消費(fèi)市場(chǎng)。采用2.5D/3D集成技術(shù)將控制電路和分析電路集成到同一個(gè)芯片上，可以進(jìn)一步提高硅光傳感器芯片的集成密度，縮小芯片尺寸和降低功耗。硅光傳感器尺寸的減小和功耗的降低對(duì)于內(nèi)部空間“寸土寸金”和續(xù)航能力有限的可穿戴設(shè)備具有重要的意義。若能實(shí)現(xiàn)2.5D/3D集成的硅光傳感器,將能極大地推動(dòng)其在可穿戴設(shè)備內(nèi)的實(shí)際應(yīng)用。

除了以上3種應(yīng)用，硅基光電子芯片還可以用于光量子芯片和量子信息處理等領(lǐng)域，并且已經(jīng)取得了許多突破性的進(jìn)展[116-117]，而這些應(yīng)用需要龐大而復(fù)雜的控制電路，因此2.5D/3D硅基光電子集成技術(shù)對(duì)這些應(yīng)用的發(fā)展有著關(guān)鍵的作用。

4 結(jié)束語(yǔ)

本文針對(duì)2.5D/3D硅基光電集成技術(shù)面向數(shù)據(jù)交換中傳輸帶寬高、傳輸速率快和功耗低等需求，對(duì)硅光集成方案進(jìn)行了介紹和總結(jié)。2.5D/3D集成不僅可以縮短光芯片和電芯片之間的互連長(zhǎng)度，從而減小寄生效應(yīng)，提高芯片的集成密度和性能，還可以使芯片封裝的尺寸、重量下降，整體的功耗也隨之減小。此外，回顧了硅基光電子技術(shù)在通信、激光雷達(dá)、光計(jì)算和生化傳感方面的最新進(jìn)展及其巨大的商業(yè)價(jià)值。同時(shí)，展望了這些芯片的關(guān)鍵性能可以利用2.5D/3D硅基光電集成技術(shù)得到大幅提升。未來(lái)，隨著2.5D/3D硅基光電集成技術(shù)的發(fā)展，必將推動(dòng)這些應(yīng)用向高密度集成、高性能、低功耗和低成本方向發(fā)展，從而促進(jìn)信息社會(huì)的進(jìn)步。