周建紅 張海 彭劍

學(xué)術(shù)研究

LTE小區(qū)搜索PCI驗(yàn)證方法研究與實(shí)現(xiàn)

周建紅 張海 彭劍

（杰創(chuàng)智能科技股份有限公司，廣東 廣州 510535）

在長(zhǎng)期演進(jìn)（LTE）無線通信系統(tǒng)中，用戶終端與基站建立無線通信鏈路的前提是進(jìn)行小區(qū)搜索，以獲取物理小區(qū)標(biāo)識(shí)（PCI）。首先，介紹小區(qū)搜索系統(tǒng)的組成與信號(hào)處理流程，并提出一種PCI驗(yàn)證方法；然后，給出PCI驗(yàn)證方法的現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)方案，并采用Verilog HDL硬件描述語言實(shí)現(xiàn)；最后，進(jìn)行電路仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該方法設(shè)計(jì)合理，能夠過濾虛假PCI，保證小區(qū)搜索系統(tǒng)的可靠性。

小區(qū)搜索；長(zhǎng)期演進(jìn)；物理小區(qū)標(biāo)識(shí)；現(xiàn)場(chǎng)可編程門陣列

0　引言

物理小區(qū)標(biāo)識(shí)（physical cell identity, PCI）是在小區(qū)搜索過程中，用戶終端（user equipment, UE）區(qū)分不同小區(qū)的無線信號(hào)[1]。在長(zhǎng)期演進(jìn)（long term evolution, LTE）無線通信系統(tǒng)中，當(dāng)UE初次進(jìn)入一個(gè)小區(qū)，需要通過監(jiān)聽基站下行發(fā)送的實(shí)時(shí)信息來確定PCI，且UE接收的多個(gè)小區(qū)無線信號(hào)中，不能有相同的PCI，否則會(huì)形成干擾。在實(shí)際應(yīng)用中，UE在某一時(shí)刻會(huì)接收到多個(gè)小區(qū)不同的PCI，但并不是每個(gè)PCI都是真實(shí)有效的。如果存在虛假PCI，將導(dǎo)致UE系統(tǒng)譯碼與解調(diào)失敗，降低系統(tǒng)的可靠性與效率。因此，在小區(qū)搜索過程中，如何驗(yàn)證PCI的有效性是一個(gè)重要問題。

1　小區(qū)搜索系統(tǒng)

UE開機(jī)、脫網(wǎng)或切換過程中都需要進(jìn)行小區(qū)搜索。小區(qū)搜索關(guān)系到UE能否快速、準(zhǔn)確地接入LTE無線通信系統(tǒng)。UE通過小區(qū)搜索獲取與基站同步的時(shí)間與頻率，識(shí)別目標(biāo)PCI[2]。

1.1 系統(tǒng)組成

小區(qū)搜索系統(tǒng)主要由配置管理子系統(tǒng)、射頻子系統(tǒng)、PCI搜索子系統(tǒng)、PCI驗(yàn)證子系統(tǒng)等組成，示意圖如圖1所示。

圖1 小區(qū)搜索系統(tǒng)組成示意圖

配置管理子系統(tǒng)作為控制中心，管理與控制整個(gè)小區(qū)搜索系統(tǒng)。

射頻子系統(tǒng)主要完成射頻前端模擬信號(hào)的處理。

PCI搜索子系統(tǒng)：首先，檢測(cè)主同步信號(hào)（primary synchronization signal, PSS），確定組內(nèi)ID、半幀定時(shí)信息、整數(shù)倍與小數(shù)倍頻偏估計(jì)；然后，對(duì)接收符號(hào)的時(shí)域信號(hào)進(jìn)行頻偏校正與快速傅里葉變換（fast Fourier transform, FFT）；最后，在已知半幀定時(shí)信息的基礎(chǔ)上，檢測(cè)輔同步信號(hào)（secondary synchronization signal, SSS），確定小區(qū)組ID與幀定時(shí)信息，獲取LTE基站下行無線幀的起始位置，并根據(jù)組內(nèi)ID與小區(qū)組ID計(jì)算小區(qū)PCI值[3-6]。

PCI驗(yàn)證子系統(tǒng)：首先，在獲得幀定時(shí)位置與小區(qū)PCI值的基礎(chǔ)上，提取子幀0的符號(hào)0/4/7/11的小區(qū)特定參考信號(hào)（cell-specific reference signal, CRS）并進(jìn)行估計(jì)；然后，對(duì)估計(jì)后的CRS與本地的CRS進(jìn)行相關(guān)累加求和運(yùn)算；最后，與預(yù)先設(shè)定的門限進(jìn)行比較，判斷PCI的有效性。

1.2 信號(hào)處理

小區(qū)搜索系統(tǒng)信號(hào)處理分為模擬部分與數(shù)字部分，示意圖如圖2所示。模擬部分的天線接收空口射頻信號(hào)經(jīng)射頻前端處理，通過A/D采樣轉(zhuǎn)變成同向正交（in-phase quadrature, IQ）數(shù)字信號(hào)。

圖2 小區(qū)搜索系統(tǒng)信號(hào)處理示意圖

數(shù)字部分利用現(xiàn)場(chǎng)可編程門陣列（field programmable gate array, FPGA）實(shí)現(xiàn)，分為時(shí)域與頻域信號(hào)處理。

時(shí)域信號(hào)處理：

1）A/D采樣后的IQ數(shù)字信號(hào)經(jīng)過數(shù)字下變頻后，變成采樣率為1.92 M的基帶信號(hào)，將基帶時(shí)域信號(hào)存儲(chǔ)在FPGA內(nèi)部的RAM中；

2）通過PSS相關(guān)處理（PSS相關(guān)運(yùn)算、整數(shù)倍與小數(shù)倍頻偏估計(jì)）與PSS峰值檢測(cè)排序，確定組內(nèi)ID（NID2）與半幀定時(shí)信息。

頻域信號(hào)處理：

1）從RAM中提取SSS數(shù)據(jù)進(jìn)行相關(guān)處理（SSS數(shù)據(jù)提取、頻偏校正、去CP、FFT）與SSS峰值檢測(cè)排序，確定小區(qū)組ID（NID1）與幀定時(shí)信息；

2）由NID1與NID2計(jì)算得到PCI值，即PCI = 3×NID1 + NID2；

3）基于幀定時(shí)信息與PCI值，從RAM提取子幀0的符號(hào)0/4/7/11的CRS進(jìn)行估計(jì)（CRS提取、頻偏校正、去CP、FFT）與相關(guān)累加求和運(yùn)算；

4）將累加和的模值和與門限進(jìn)行比較，判斷PCI的有效性。

2 PCI驗(yàn)證方法

下行參考信號(hào)已預(yù)先定義，并占用時(shí)頻資源網(wǎng)格中某些特定的資源元素（resource element, RE）。LTE定義了多種下行參考信號(hào)，每種參考信號(hào)都有不同的應(yīng)用場(chǎng)景。其中，CRS對(duì)小區(qū)內(nèi)所有的RE有效，可用于下行物理信道的信道估計(jì)[7-9]。由于小區(qū)搜索階段無法得知具體的CRS端口數(shù)量，因此，在PCI驗(yàn)證時(shí)，僅利用端口0的CRS計(jì)算即可，端口0的CRS位置分布如圖3所示。

圖3 端口0的CRS位置分布示意圖

理論上，UE得到小區(qū)的幀定時(shí)與PCI值后，即可確定子幀0所在的位置，進(jìn)而確定每個(gè)時(shí)隙與符號(hào)所在的位置。由于CRS時(shí)頻位置與PCI值是一一對(duì)應(yīng)的，在確定PCI值后，終端可以確定該小區(qū)的CRS序列及時(shí)頻位置[10]。因此，基于CRS序列特點(diǎn)，通過對(duì)接收符號(hào)的CRS進(jìn)行估計(jì)，并將估計(jì)后的CRS與本地CRS相關(guān)累加求和，再與預(yù)先設(shè)定的門限進(jìn)行比較，超過門限則輸出該P(yáng)CI值作為真實(shí)的PCI值，不超過門限，則丟棄該P(yáng)CI值，達(dá)到PCI驗(yàn)證的目的。PCI驗(yàn)證方法示意圖如圖4所示。

圖4 PCI驗(yàn)證方法示意圖

由時(shí)隙號(hào)、符號(hào)索引、PCI值生成本地端口0的參考信號(hào)；

1）根據(jù)PSS與SSS的位置計(jì)算幀起始位置（子幀0位置），提取子幀0的第0/4/7/11時(shí)域OFDM符號(hào)，經(jīng)FFT（頻偏校正、去CP）至頻域，接收CRS并進(jìn)行估計(jì)運(yùn)算；

2）將估計(jì)后的CRS與本地端口0的參考信號(hào)進(jìn)行相關(guān)累加求和運(yùn)算，得到累加和的模值，若模值大于門限，則認(rèn)為該P(yáng)CI值為真，若模值小于門限，則認(rèn)為該P(yáng)CI值為假。

3 FPGA實(shí)現(xiàn)

3.1 實(shí)現(xiàn)流程

基于FPGA的PCI驗(yàn)證方法實(shí)現(xiàn)流程圖如圖5所示。

圖5 基于FPGA的PCI驗(yàn)證方法實(shí)現(xiàn)流程圖

1）創(chuàng)建本地ROM存儲(chǔ)模塊，存儲(chǔ)本地CRS。ROM的初始化數(shù)據(jù)為提前計(jì)算好的本地CRS頻域數(shù)據(jù)，每個(gè)CRS用2 bit表示。由于每個(gè)符號(hào)最多包含12個(gè)CRS數(shù)據(jù)，因此，一個(gè)符號(hào)的CRS為24 bit，即每次讀取本地ROM，可讀取一個(gè)符號(hào)的24 bit本地CRS_ROM數(shù)據(jù)；

2）初始化相關(guān)累加和寄存器的SUM值為0，等待PSS與SSS峰值檢測(cè)模塊輸出的NID2（組內(nèi)ID）與NID1（小區(qū)組ID）數(shù)據(jù)到達(dá)；

3）根據(jù)幀定時(shí)信息及NID2與NID1的值，讀取ROM存儲(chǔ)模塊的符號(hào)0/4/7/11的24 bit本地CRS數(shù)據(jù)；

4）將FFT模塊的輸入ready信號(hào)置高，等待含CRS的接收符號(hào)0/4/7/11時(shí)域數(shù)據(jù)到來，對(duì)數(shù)據(jù)進(jìn)行頻偏校正、去CP與FFT，即將數(shù)據(jù)從時(shí)域變換到頻域；

5）判斷FFT后的每一個(gè)IQ頻域數(shù)據(jù)是否為NID2與NID1組成的PCI對(duì)應(yīng)的CRS數(shù)據(jù)，判斷條件為：（+shift）%6是否等于（% 6），其中：與符號(hào)索引有關(guān)，符號(hào)0/4/7/11對(duì)應(yīng)的值分別為0/3/0/3；shift = PCI%6；為接收符號(hào)頻域數(shù)據(jù)的索引號(hào)，取值范圍為0～71；

6）對(duì)接收的CRS進(jìn)行估計(jì)，并將估計(jì)后的CRS與本地CRS進(jìn)行相關(guān)累加求和運(yùn)算；

7）將CRS_ROM右移2 bit，判斷是否完成1個(gè)符號(hào)中所有12個(gè)CRS數(shù)據(jù)的計(jì)算，如果沒有，則轉(zhuǎn)到第5）步；

8）判斷是否完成4個(gè)符號(hào)數(shù)據(jù)的計(jì)算，如果沒有，則轉(zhuǎn)到第4）步，讀取下一個(gè)符號(hào)數(shù)據(jù)；

9）計(jì)算相關(guān)累加和的模值；

10）將相關(guān)累加和的模值與門限進(jìn)行比較，若超過門限，則輸出有效的PCI值，否則判斷為無效的PCI值。

3.2 邏輯設(shè)計(jì)

邏輯設(shè)計(jì)方案如圖6所示。信號(hào)處理流程如下：首先，根據(jù)幀定時(shí)信息從FPGA內(nèi)部的RAM中提取子幀0的符號(hào)0/4/7/11的時(shí)域數(shù)據(jù)發(fā)送給頻偏校正模塊，并將頻偏校正后的時(shí)域數(shù)據(jù)的循環(huán)前綴（cyclic prefix, CP）去除；然后，進(jìn)行FFT，即將去CP后的時(shí)域數(shù)據(jù)變換到頻域，根據(jù)符號(hào)索引與PCI值提取接收的CRS與本地CRS，并進(jìn)行估計(jì)與相關(guān)運(yùn)算；接著，將相關(guān)值進(jìn)行累加求和，完成符號(hào)0/4/7/11的CRS相關(guān)與累加運(yùn)算；最后，計(jì)算累加和的模值，并與設(shè)定的門限進(jìn)行比較，輸出有效的PCI值。

圖6 邏輯設(shè)計(jì)方案框圖

3.3 實(shí)現(xiàn)電路

采用Verilog HDL語言描述PCI的驗(yàn)證方法，并用FPGA專業(yè)軟件綜合代碼得到具體的實(shí)現(xiàn)電路。圖7、圖8、圖9分別為整體設(shè)計(jì)、時(shí)域處理與頻域處理的RTL電路圖。

3.4 PCI預(yù)設(shè)門限

由PCI的驗(yàn)證方法可知，通過估計(jì)后的接收CRS與本地CRS相關(guān)累加求和與預(yù)設(shè)門限進(jìn)行比較，判斷PCI值是否有效。根據(jù)LTE協(xié)議，本地CRS的計(jì)算公式為

為便于存儲(chǔ)，本地CRS用2 bit表示為

估計(jì)后的接收CRS是功率歸一化后的值，計(jì)算公式為

在FPGA實(shí)現(xiàn)時(shí)，本地與接收的CRS值量化為10 bit，且符號(hào)0/4/7/11共有48個(gè)CRS參與運(yùn)算，因此，PCI預(yù)設(shè)門限計(jì)算公式為

將本地CRS與接收的CRS計(jì)算公式代入公式(3)，可得到PCI預(yù)設(shè)門限的理論最大值為

在工程應(yīng)用上，對(duì)上述理論最大值取平均，得到最終的PCI預(yù)設(shè)門限，即

圖7 整體設(shè)計(jì)RTL電路圖

圖9 頻域處理RTL電路圖

3.5 仿真驗(yàn)證

為驗(yàn)證本文方法的合理性，利用Vivado軟件與Modelsim軟件進(jìn)行電路功能仿真實(shí)驗(yàn)。設(shè)置2組仿真條件：輸入符號(hào)0/4/7/11的時(shí)域數(shù)據(jù)與NID1值一樣，僅NID2值不一樣（NID2等于1是錯(cuò)誤的）。2組功能仿真結(jié)果如圖10所示。

圖10中，信號(hào)i_pci_thld為門限；信號(hào)i_nid1與i_nid2分別為小區(qū)組ID與組內(nèi)ID；信號(hào)i_symbol_index為符號(hào)索引；信號(hào)i_data_valid、i_data_I與i_data_Q分別為數(shù)據(jù)標(biāo)志、I路與Q路數(shù)據(jù)；o_pci_ok0與o_pci_value0分別為第1組輸出的PCI有效標(biāo)志與PCI值；o_pci_ok1與o_pci_value1分別為第2組輸出的PCI有效標(biāo)志與PCI值。

圖10 PCI驗(yàn)證功能仿真圖

4 結(jié)論

現(xiàn)有的LTE小區(qū)搜索系統(tǒng)只涉及小區(qū)PCI搜索，沒有提及PCI驗(yàn)證。本文討論了基于小區(qū)搜索系統(tǒng)的PCI驗(yàn)證方法，給出了FPGA的實(shí)現(xiàn)方案，并采用Verilog HDL語言完成該方法的描述，通過電路仿真實(shí)驗(yàn)驗(yàn)證了該方法的可行性。實(shí)驗(yàn)結(jié)果表明，該方法能夠正確地驗(yàn)證PCI的有效性，保證小區(qū)搜索系統(tǒng)的可靠性。

[1] 元泉.LTE輕松進(jìn)階[M].北京:電子工業(yè)出版社,2014.

[2] 安德烈·佩雷斯.LTE與LTE-A:4G網(wǎng)絡(luò)無線接口技術(shù)[M]. 李爭(zhēng)平,黃明,譯.北京:機(jī)械工業(yè)出版社,2020.

[3] 劉軒. TD-LTE小區(qū)搜索的設(shè)計(jì)與實(shí)現(xiàn)[D].重慶:重慶郵電大學(xué),2017.

[4] 歐陽盛,吳燁宇.TD-LTE系統(tǒng)小區(qū)搜索定時(shí)同步研究與實(shí)現(xiàn)[J].信息通信,2014,38(6):177-178.

[5] 周玉梅,蒲俊,李橋龍,等.聯(lián)合小區(qū)搜索與波束形成的干擾抑制方法[J].信息工程大學(xué)學(xué)報(bào),2022,23(3):264-270;301.

[6] 白興金.TD-LTE小區(qū)搜索和下行同步技術(shù)的研究及實(shí)現(xiàn)[D].成都:電子科技大學(xué),2017.

[7] 李曉輝,王先文,樊韜,等.基于卷積神經(jīng)網(wǎng)絡(luò)的高性能5G下行同步算法[J].北京郵電大學(xué)學(xué)報(bào),2022,45(2):117-123.

[8] Tara Ali-Yahiya.深入理解LTE及其性能[M].吳少川,梅林,葉亮,等,譯.哈爾濱:哈爾濱工業(yè)大學(xué)出版社,2017.

[9] 姚凱. LTE物理層研究和實(shí)現(xiàn)[D].北京:北京郵電大學(xué),2018.

[10] 蔣青,盧偉,江宇航,等.多通道并行TD-LTE小區(qū)搜索架構(gòu)設(shè)計(jì)與FPGA實(shí)現(xiàn)[J].重慶郵電大學(xué)學(xué)報(bào)(自然科學(xué)版), 2017,29(4):433-440.

Research and Implementation of PCI Verification Method for LTE Cell Search

ZHOU Jianhong ZHANG Hai PENG Jian

(Nexwise Intelligence Co., Ltd., Guangzhou 510535, China)

In the long term evolution (LTE) wireless communication system, the precondition for the user terminal to establish a wireless communication link with the base station is to conduct cell search to obtain the physical cell identifier (PCI). Firstly, the composition and signal processing flow of the cell search system are introduced, and a PCI verification method is proposed; Then, the field programmable gate array implementation scheme of PCI verification method is given and implemented by Verilog HDL hardware description language; Finally, the circuit simulation experiment is carried out. The experimental results show that the design of this method is reasonable, and it can filter false PCI and ensure the reliability of the cell search system.

cell search; long term evolution( LTE); physical cell identity( PCI); field programmable gate array( FPGA)

TN911

A

1674-2605(2022)06-0003-07

10.3969/j.issn.1674-2605.2022.06.003

周建紅,張海,彭劍.LTE小區(qū)搜索PCI驗(yàn)證方法研究與實(shí)現(xiàn)[J].自動(dòng)化與信息工程,2022,43(6):13-19.

ZHOU Jianhong, ZHANG Hai, PENG Jian. Research and implementation of PCI verification method for LTE cell search[J]. Automation & Information Engineering, 2022,43(6):13-19.

周建紅，男，1983年生，碩士，工程師，主要研究方向：無線通信技術(shù)，數(shù)字電路設(shè)計(jì)。E-mail: zhoujianhong1001@126.com

張海，男，1983年生，碩士，工程師，主要研究方向：無線通信技術(shù)，數(shù)字電路設(shè)計(jì)。

彭劍，男，1979年生，碩士，工程師，主要研究方向：無線通信技術(shù)，數(shù)字電路設(shè)計(jì)。