康藝馨，谷詩宇，劉海鵬

（1.中國電子科技集團(tuán)公司第四十七研究所，沈陽 110000；2.32683部隊(duì)(沈陽聯(lián)勤保障中心某部)，沈陽 110094）

1 引言

20世紀(jì)50年代初，開關(guān)電源逐步代替了傳統(tǒng)的工作電源，其因其體積小、重量輕、效率高、穩(wěn)定性強(qiáng)等優(yōu)勢，被廣泛應(yīng)用在工業(yè)電子等領(lǐng)域[1]。直至20世紀(jì)90年代，開關(guān)式電源系列逐漸邁入高速發(fā)展的關(guān)鍵時(shí)期，主要應(yīng)用于軍事、電子、電力、家電等關(guān)鍵應(yīng)用領(lǐng)域。進(jìn)入21世紀(jì)以來，開關(guān)電源技術(shù)已廣泛應(yīng)用在手機(jī)、個(gè)人電腦、消費(fèi)電子、家用電子設(shè)備、學(xué)校設(shè)施和工業(yè)機(jī)器等各個(gè)領(lǐng)域。當(dāng)前環(huán)境下，設(shè)計(jì)一種切換速度快、頻率高、效率高、安全和環(huán)保的電源已經(jīng)成為了眾多學(xué)者的研究課題。本設(shè)計(jì)嘗試圍繞LM5117并以CDS18532KCS MOS等器件為主要設(shè)備，對降功耗型開關(guān)電源展開研究。

2 設(shè)計(jì)方案

2.1 基礎(chǔ)電路

DC-DC同步整流電路如圖1所示，其由LC低通濾波電路、同步整流電路、開關(guān)電路和負(fù)載電阻組成。采用同步電路提高轉(zhuǎn)換效率；功率MOSFET取代了整流二極管。采用這一設(shè)計(jì)，可以通過控制兩個(gè)MOS晶體管的開關(guān)時(shí)間來控制輸出電壓[2]。

圖1 同步整流電路原理圖

LM5117是一種降壓芯片，適于用來設(shè)計(jì)高輸入電壓或高輸入功率的降壓穩(wěn)壓器。LM5117提供了一種電流斜坡控制方式，具有固有的輸入電壓前饋和周期電流，便于環(huán)路補(bǔ)償設(shè)計(jì)。電流斜坡控制方法可以降低PWM電路的噪聲敏感性，適用于要求高輸入電壓的應(yīng)用場合[3]。

2.2 降低紋波方法

由于紋波和噪聲的干擾，開關(guān)電源的輸出是帶有交流分量[4]的直流電壓。當(dāng)開關(guān)電源工作時(shí)，直流電壓的波動(dòng)會在開關(guān)操作過程中產(chǎn)生紋波，導(dǎo)致輸出電壓不穩(wěn)定。

由于開關(guān)電源的幅值大，由共模紋波、UHF諧振和閉環(huán)控制等因素引起的紋波噪聲[5]，其紋波復(fù)雜度高，難以濾波。在實(shí)驗(yàn)中已證明功率紋波主要由開關(guān)頻率紋波和高頻峰值噪聲組成。開關(guān)頻率紋波是指電源的開關(guān)操作使電容器充放電，產(chǎn)生低頻脈動(dòng)電壓；高頻脈沖噪聲則主要是由MOS晶體管在開/關(guān)時(shí)所產(chǎn)生。

在設(shè)計(jì)中，降低紋波的方法包括：

(1)計(jì)算低頻濾波器的電感、電容值。輸出紋波與輸出電容呈反比關(guān)系[6]，可在電源電路設(shè)計(jì)中通過并聯(lián)的方式改變電容值，最終減小紋波。

(2)電容器并聯(lián)連接在MOS管柵極與源之間，使MOS管的電感和并聯(lián)等效電容構(gòu)成RC振蕩器。用MOS管的柵源連接電容或RC緩沖網(wǎng)絡(luò)抑制MOS管在開關(guān)過程中的高頻振蕩[7]。

(3)通過最大限度地提高功率變換器的工作頻率，來縮短電容器的充放電時(shí)間，減少紋波[8]。

(4)示波器帶寬限值為20Mpbs，在示波器探頭上并聯(lián)0.1μF的陶瓷電容和10μF的電解電容[9]，可以減少紋波干擾，同時(shí)通過示波器探頭進(jìn)行調(diào)節(jié)。

根據(jù)設(shè)計(jì)原理分析，確定整體的設(shè)計(jì)思路。系統(tǒng)整體工作流程框圖如圖2所示。

圖2 系統(tǒng)整體工作流程圖

3 電源設(shè)計(jì)

3.1 外圍電路設(shè)計(jì)

為確保所設(shè)計(jì)系統(tǒng)正常工作，需要詳細(xì)設(shè)計(jì)輔助LM5117共同運(yùn)作的外圍電路，具體方案如下：

1)UVLO外圍電路

UVLO外圍電路如圖3所示。UVLO引腳為低壓鎖定可編程端。為降低芯片的最小輸入運(yùn)行壓力，需在VCC與地之間增加分壓器R3。系統(tǒng)通過開啟或關(guān)閉芯片內(nèi)20μA沉降電流來實(shí)現(xiàn)UVLO延遲；由此產(chǎn)生的壓力差也可同時(shí)用來改變UVLO的阻抗。當(dāng)芯片UVLO引腳電壓超過1.25V的極限電壓時(shí)，開啟延遲電流，UVLO引腳處電流提高。當(dāng)芯片UVLO引腳電壓小于1.25V時(shí)，關(guān)閉延遲電流，從而降低UVLO引腳處電流。通過增加電阻R4與電容C3，可減小開關(guān)中注入U(xiǎn)VLO引腳處產(chǎn)生的噪聲。

圖3 UVLO外圍電路

2)RT外圍電路

LM5117的開關(guān)頻率可以通過在RT引腳和地之間增加R8進(jìn)行測試，構(gòu)成RT外圍電路，如圖4所示。

圖4 RT外圍電路

3)RES外圍電路

在限流周期中，PWM時(shí)鐘周期將通過內(nèi)部打嗝模式故障定時(shí)器進(jìn)行計(jì)算。通過RES連接C20，從而確定LM5117在芯片重新啟動(dòng)之前的等待時(shí)間。當(dāng)故障定時(shí)器測試到256個(gè)連續(xù)循環(huán)的時(shí)間限制時(shí)，LM5117在芯片內(nèi)部的復(fù)位定時(shí)器將使芯片重新進(jìn)入低功耗待機(jī)模式。當(dāng)電流經(jīng)過C20時(shí)，HO和LO處的信號中斷，隨后C20電容放電。當(dāng)芯片的RES引腳電壓大于閾值電壓1.25 V時(shí)，C20電容開始放電。RES外圍電路設(shè)計(jì)如圖5所示。

圖5 RES外圍電路

4)FB與COMP外圍電路

該部分外圍電路設(shè)計(jì)如圖6所示。外圍電路通過芯片F(xiàn)B引腳，作為分壓信號來設(shè)定芯片的輸出電壓。參考電壓是FB引腳電壓與內(nèi)部高精度0.8V電壓的差值。芯片內(nèi)部的高增益誤差放大器可以產(chǎn)生與參考電壓成正比的誤差信號。COMP為誤差放大器引腳端，可以由外置II型回路補(bǔ)償輸出，即電阻R9、電容C19、電容C8。

圖6 FB與COMP外圍電路

3.2 仿真電流檢測與斜坡補(bǔ)償

仿真電流檢測是通過采樣、維持直流電壓和附加傾斜度來實(shí)現(xiàn)的。檢測到的電流需在開關(guān)管下一次輸出時(shí)間開始前取樣并保持。當(dāng)外部電路的開關(guān)管電壓過低時(shí)，芯片無法正常工作，會產(chǎn)生巨大功耗，需要增加開關(guān)管電壓使芯片處于正常工作狀態(tài)。設(shè)計(jì)通過在芯片的SW、RAMP引腳和接地之間連接外部電阻和電容來設(shè)置RAMP的傾斜度，產(chǎn)生傾斜度信號。所設(shè)計(jì)的斜坡補(bǔ)償電路如圖7所示。

圖7 斜坡補(bǔ)償電路

LM5117芯片不計(jì)算開關(guān)管電流，而是重建傾斜信號。SW引腳和RAMP引腳之間的電阻R2不能直接連接到輸入引腳上，因?yàn)楫?dāng)輸入電壓較高時(shí)，輸出電壓可能遠(yuǎn)遠(yuǎn)高于最大額定電壓。芯片的坡道引腳通過內(nèi)部開關(guān)管放電，并且需要在最小的中斷時(shí)間內(nèi)完全放電。

4 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件部分的設(shè)計(jì)主要包括去耦濾波電路、LC濾波電路和MOS管驅(qū)動(dòng)電路三部分。

由于電源不是理想的電壓源，需要先對系統(tǒng)中的所有電路進(jìn)行解耦，并使用解耦電路來降低電源的耦合噪聲。由電容或電感組成的解耦電路可以隔離電源與地，減少電路之間的耦合，從而降低電路中電源的噪聲。去耦濾波電路設(shè)計(jì)如圖8所示。

圖8 去耦濾波電路

LC濾波電路在開關(guān)電源中起著關(guān)鍵作用。當(dāng)通過LC濾波器電路的電流存在干擾信號，則輸出的部分交流干擾信號就會被電感所吸引，轉(zhuǎn)變?yōu)榇拍芎蜔崃?。電容會產(chǎn)生抑制干擾信號的效果，使輸出電壓相對穩(wěn)定。LC濾波電路設(shè)計(jì)如圖9所顯示。

圖9 LC濾波電路

MOS管驅(qū)動(dòng)電路由芯片的NMOS單元和由芯片驅(qū)動(dòng)外部NMOS的低電平轉(zhuǎn)發(fā)器構(gòu)成，如圖10所示。其中引導(dǎo)電容連接芯片的HB和SW引腳。當(dāng)芯片中HO外接NMOS關(guān)閉時(shí)，SW引腳處的電壓約為0V。當(dāng)電源以較大的PWM負(fù)載比工作時(shí)，HO外接NMOS每周期強(qiáng)制關(guān)閉320 ns的時(shí)間，以保證HB引腳充電完全。為降低功耗，選用CSD18532KCS或MOS晶體管完成此處設(shè)計(jì)。

圖10 MOS管驅(qū)動(dòng)電路

5 實(shí)驗(yàn)測試

在實(shí)驗(yàn)中，先測量輸出電壓偏差。在輸入電壓16 V的條件下，用萬用表測試輸出電壓，并算出實(shí)際值與額定電壓之間的偏差，測量結(jié)果如表1所示?？梢姡敵鲭妷旱钠钪敌∮?5mV。

表1 輸出電壓偏差測量結(jié)果

再測量輸出電流。仍在16V輸入電壓條件下，萬用表與電阻串接進(jìn)行測量，測量結(jié)果如表2所示?？梢姡?jīng)多次測試，輸出電流大于3A。從這兩項(xiàng)測試結(jié)果綜合來看，實(shí)測值滿足設(shè)計(jì)預(yù)期。

表2 輸出電流測量結(jié)果

6 結(jié)束語

整個(gè)設(shè)計(jì)采用LM5117降壓芯片作為DC-DC穩(wěn)壓器電源的主要部件，通過豐富的外圍電路設(shè)計(jì)，將CDS18532KCS型MOS器件、LM5117芯片外接電路和整個(gè)電源系統(tǒng)的硬件電路相結(jié)合，形成DCDC開關(guān)電源。該設(shè)計(jì)在額定輸出電壓為5V時(shí)，輸出電流能達(dá)到3A以上，滿足設(shè)計(jì)的預(yù)期目標(biāo)。