許彩芳

(宿州職業(yè)技術(shù)學(xué)院 計算機信息系，安徽 宿州 234101)

0 引 言

大數(shù)據(jù)技術(shù)是對海量信息進(jìn)行獲取、分析和管理的技術(shù)，其運算速度遠(yuǎn)超過傳統(tǒng)數(shù)據(jù)處理技術(shù)[1-2].伴隨大數(shù)據(jù)產(chǎn)生的還有信息安全，同傳統(tǒng)意義上的數(shù)據(jù)相比，無論是在數(shù)據(jù)體量還是數(shù)據(jù)類型上都非常龐大，因而需要使用較高水平的加密技術(shù)保障數(shù)據(jù)的安全性[3].信息加密技術(shù)以特殊算法對原有數(shù)據(jù)進(jìn)行改變，從而達(dá)到未授權(quán)用戶不得對數(shù)據(jù)訪問的效果.目前用得最多的加密技術(shù)主要是散列函數(shù)以及對稱加密算法.但由于散列函數(shù)與對稱加密算法具有的復(fù)雜性，使得該技術(shù)的實現(xiàn)難度較大[4].因此引入了SDSoC開發(fā)環(huán)境，該環(huán)境是為方便應(yīng)用MPSoC和Zynq SoC而設(shè)計的一種嵌入式異構(gòu)環(huán)境，使得散列函數(shù)與對稱加密算法更易實現(xiàn).本研究針對SDSoC開發(fā)環(huán)境下的算法設(shè)計問題，提出了基于SDSoC的對稱散列高級加密標(biāo)準(zhǔn)(Advanced Encryption Standard，AES)算法.

1 SDSoC開發(fā)環(huán)境、Hash函數(shù)、對稱加密算法概述

Zynq SDSoC開發(fā)環(huán)境是近年來Xilinx發(fā)布的一種面向嵌入式處理器(Zynq)的開發(fā)環(huán)境.該種開發(fā)環(huán)境可以對Zynq進(jìn)行直接的應(yīng)用，并可在Zynq上直接采用C++編程，以替代以往的復(fù)雜高級編程語言，如RTL語言.Zynq SDSoC開發(fā)環(huán)境具有許多優(yōu)點，如編程體驗與ASSP相似，SDx能夠使SoC與FPGA的應(yīng)用更簡易.

Hash函數(shù)作為現(xiàn)代密碼學(xué)的核心函數(shù)，其基本原理在于實現(xiàn)任意長度的字符串容量轉(zhuǎn)換，Hash值的結(jié)果被稱為消息摘要[5].Hash函數(shù)能夠轉(zhuǎn)變固定長度字符串，壓縮數(shù)據(jù)信息，目前已經(jīng)被廣泛地用于數(shù)據(jù)完整性檢驗、偽隨機數(shù)產(chǎn)生等多個領(lǐng)域[6].Hash函數(shù)h:x→h(x),h的作用在于實現(xiàn)固定長度信息的映射.相較于Hash函數(shù)的定義域，其值域的規(guī)模較小，因為其映射規(guī)則為“一對多”.Hash函數(shù)的碰撞是指將定義域以內(nèi)的不同元素映射到同一變量上，也即h(x1)=h(x2).安全的Hash函數(shù)應(yīng)該滿足5項要求，它們分別是壓縮、抗弱碰撞攻擊、計算容易、抗原像攻擊以及抗強碰撞攻擊.本次實驗就是實現(xiàn)開源的C語言AES算法，并將該散列函數(shù)進(jìn)行一定優(yōu)化后，最后使AES算法在SDSoC平臺上實現(xiàn).

目前，已有的密碼技術(shù)可以較為有效地保證對傳遞信息的加密[7-8].對稱加密算法主要包含DES算法以及AES算法；非對稱加密算法的種類比較多，主要包括橢圓曲線加密算法等[9-10].加密算法要求信息接收方和信息發(fā)送方之間對密鑰進(jìn)行協(xié)商，因而保證了信息傳輸?shù)陌踩?

2 基于SDSoC與AES的信息加密技術(shù)設(shè)計

2.1 基于SDSoC的AES優(yōu)化算法設(shè)計

20世紀(jì)初，分組密碼Rijndael加密算法成為了新的AES，Rijndael算法為迭代算法，其分組以及密鑰大小均可進(jìn)行調(diào)節(jié)，但是傳統(tǒng)的AES標(biāo)準(zhǔn)只認(rèn)可128比特的Rijindeal算法.AES算法最為關(guān)鍵的三要素為種子密鑰、輪數(shù)以及狀態(tài).通過將算法的中間結(jié)果進(jìn)行分組即可得到狀態(tài)State，AES算法的所有操作均是圍繞狀態(tài)進(jìn)行的.假設(shè)狀態(tài)State=(aij)4×Nb,代表狀態(tài)是一個4行、Nb列的矩陣，其中的分組長度/32代表列數(shù)Nb，矩陣元素字節(jié)用aij表示.因而輸入輸出分組中元素的位置及值與aij有關(guān)，如式(1)所示.

i=nmod 4;j=[n/4];n=i+4j

(1)

同狀態(tài)求取方法，種子密鑰用4行Nk列的矩陣進(jìn)行表示，元素字節(jié)仍然用Nk=分組長度/32進(jìn)行表示.迭代輪數(shù)用NT表示，算法的迭代輪數(shù)與Nb、Nk的參數(shù)值有關(guān).AES算法的輪函數(shù)由字節(jié)代換、行移位、列混合和密鑰四部分構(gòu)成.字節(jié)代換還要求能夠獨立地對狀態(tài)的各字節(jié)進(jìn)行變換處理，是一種非線性變換.在AES中定義了一個S盒，S盒中各輸入輸出均是8位，因而構(gòu)成了一個16矩陣字節(jié)，它是一個雙向映射.256對一一對應(yīng)的輸入與輸出.輸入行值為狀態(tài)State中各字節(jié)的高4位，輸入列值則為狀態(tài)State中各字節(jié)的低4位，輸出值與S盒中的元素一一對應(yīng).S盒具有可逆性，在解密中起作用，把S盒所做的變換稱為SubByte(State).行移位可以實現(xiàn)狀態(tài)State矩陣的循環(huán)往復(fù)移位，行移位與列混合均屬于AES的擴散子層，同非線性S盒不同，擴散層對狀態(tài)矩陣執(zhí)行的操作具有線性交換性.假設(shè)狀態(tài)State矩陣位于i行元素的左移位量為Ci字節(jié)，其中i=1,2,3，若i為0，即C0=0，也就是位于0行的元素保持不變.若i≠0，此時Ci的長度與分組長度Nb有關(guān).列混合是一個線性變換，它將狀態(tài)矩陣的每一列元素進(jìn)行混淆.列混合使用的矩陣乘法運算用b(x)=c(x)?a(x)進(jìn)行表示，如式(2)所示.

(2)

若用矩陣進(jìn)行表示，其表現(xiàn)形式如式(3)所示.

(3)

對狀態(tài)的各列進(jìn)行混合運算，運算式子記為MixColumn(state).密鑰加是通過密鑰間的逐比排異與組合而得到的，其中的密鑰加運算用AddRoundKey(State,RoundKey)表示.密鑰編排包含密鑰擴展與輪密碼選取兩個部分，是一個通過輸入原始密鑰獲取輪密鑰的過程.輪函數(shù)則由三個不同的可逆均勻變換組成，三個變換被稱為輪函數(shù)的線性混合層、非線性層以及密鑰加層.這三個層是在寬軌跡策略的理論基礎(chǔ)上建立的，因而AES算法對于線性密碼攻擊以及差分密碼攻擊的防御能力較強.

通過SDSoC技術(shù)實現(xiàn)對AES算法硬件開發(fā)的軟件設(shè)計，設(shè)計分為軟件設(shè)計與硬件設(shè)計兩大部分.軟件設(shè)計主要是對密鑰的設(shè)置，設(shè)定函數(shù)keyExpansion的輸入初始密鑰key，之后進(jìn)行密鑰拓展操作，再將拓展后的40列結(jié)果放入初始密鑰key中.密鑰拓展操作要求在開始階段進(jìn)行，后續(xù)需要進(jìn)行加密的128容量比特塊可以連續(xù)多次使用先前設(shè)定的密鑰.密鑰拓展完成以后，需要對AES-128加密算法進(jìn)行具體設(shè)計，如圖1所示.

圖1 加密模塊簡要描述

本研究對狀態(tài)矩陣State中的所有元素進(jìn)行異或操作，很顯然，狀態(tài)矩陣state在代碼中的存在形式是數(shù)組，同其進(jìn)行異或操作的輪密鑰也是在數(shù)組中進(jìn)行存儲.在第一輪到第九輪的加密過程中，除了實現(xiàn)輪密碼的操作，還需要對行移位、列混合以及字節(jié)代換進(jìn)行混合操作，字節(jié)代換函數(shù)subByte的輸入值為狀態(tài)矩陣State，在這個過程中通過對S盒進(jìn)行查找實現(xiàn)字節(jié)代換操作，不需要進(jìn)行計算.行位移函數(shù)用shiftRow表示，其輸入值為狀態(tài)矩陣State，進(jìn)行左移位的操作.列混合函數(shù)用mixColumn進(jìn)行表示，其輸入值也為狀態(tài)矩陣State，其實現(xiàn)方式稍有差異，其實現(xiàn)過程中不會進(jìn)行乘法運算，將乘法運算的兩個結(jié)果均放入兩查找表中，第一個查找表中的元素為字節(jié)元素同0×02的結(jié)果.第二個查找表的元素為字節(jié)元素同0×03的結(jié)果.

因而實際上在列混合的操作中只用到了異或運算.第10輪使用調(diào)用函數(shù)subByte完成字節(jié)調(diào)換，接下來利用shiftRow實現(xiàn)行移位，最后再進(jìn)行一次輪密鑰“加”操作就可以實現(xiàn)128比特塊的全部加密過程.完成對件代碼的功能仿真以及驗證之后，需要使用SDSoC工具進(jìn)行綜合設(shè)計.在算法的硬件設(shè)計過程中，首先需要SDSoCD代碼塊的相應(yīng)結(jié)構(gòu)執(zhí)行對應(yīng)的加密操作，其操作流程如圖3所示.在SDSoC工具的綜合運用過程中，數(shù)組元素時常運用BRAM機構(gòu)完成映射工作，對應(yīng)的運算式子則用LUT進(jìn)行構(gòu)造.在這個頂層模塊中，SDSoC常會將subByte、mixColumn等進(jìn)行子模塊生成操作.至于shiftRow則只需改變連線即可實現(xiàn)對應(yīng)功能.由于受到循環(huán)以及硬件資源的限制，算法的整體資源利用率不高，同時SDSoC也不能實現(xiàn)其批量訪問資源的功能，因而整體的延遲性也較大.

圖2 基于SDSoC方法硬件結(jié)構(gòu)

2.2 算法優(yōu)化評估體系

為了對改進(jìn)后的算法進(jìn)行評估，此次鑒于科學(xué)、合理、客觀的原則，對算法優(yōu)化評估體系進(jìn)行構(gòu)建.涉及的主要評估指標(biāo)包括吞吐量、性能以及資源利用率三項，算法性能評估體系如圖3所示.其中吞吐量是指在單位時間內(nèi)，算法能夠處理的最大信息量，其單位為Mbps.吞吐量作為反映加密算法性能的重要評估指標(biāo)，其衡量標(biāo)準(zhǔn)則為一定速率下發(fā)送數(shù)據(jù)量與接收數(shù)據(jù)量的差異，若兩者間存在較大的差異，則需要對速率進(jìn)行提升，直到得到最后的測試結(jié)果.加密算法中的吞吐量計算對加密約束時間以及時鐘周期的依賴性較強，相應(yīng)的計算公式如式(4)所示.

(4)

其中，n為算法所需時鐘周期，其單位為ns，處理數(shù)據(jù)塊大小用B表示，單位用比特，約束時間則用T表示，約束時間即為系統(tǒng)的最小時鐘周期.對于AES算法來說，不僅對處理速度要求較高，對吞吐量的要求也較高.所以在SDSoC平臺中有助于提升AES算法的資源利用率.

其次是性能評估，其主要從時間(單位：ns)和延遲(單位：時鐘周期，clock cycles)性能兩個角度展開.時間性能用算法開始到結(jié)束的時間差表示，時間差越小代表算法運行越快，效率越高，反之效率越低.延遲性能用算法時間差內(nèi)延遲所需的時鐘周期范圍表示，所需時鐘周期越小代表算法性能越高，越大則性能越低.另外，由于算法由多個子實例以及多個循環(huán)構(gòu)成，因而其延遲性能也可以用子實例延遲性能與循環(huán)延遲性能表示.

最后是資源利用率，由于基于SDSoC的AES算法常常是在系統(tǒng)資源稀缺的情況下運行，因而在運行時間給定的前提下，算法占用的系統(tǒng)資源越少，則意味著可釋放更多的資源用作復(fù)雜計算以及I/O儲備等操作.故系統(tǒng)資源占用率越低，算法的性能越高，二值之間具有負(fù)向關(guān)聯(lián).

圖3 算法性能評估體系

3 實驗結(jié)果及分析

本實驗對傳統(tǒng)散列函數(shù)算法與基于SDSoC優(yōu)化后的AES算法進(jìn)行了對比.兩種算法均選用Zedboard板卡作為硬件平臺，利用Xillinux作為軟件平臺.使用Windows 7 Ultimate with Service Pack 1(64)作為操作系統(tǒng)，開發(fā)工具為SDSoC-2015.2，其中平臺采用Platform Zed板塊，OS利用Linux，主要與Zed板塊進(jìn)行配合.

實驗環(huán)境搭建好之后，首先描述吞吐量評價指標(biāo).傳統(tǒng)散列函數(shù)算法吞吐量為13.57Mbps，而基于SDSoC的AES算法吞吐量則達(dá)到了156.87Mbps.所以改進(jìn)后的AES算法在吞吐量方面具有顯著優(yōu)勢，算法性能得到了很大的提升.從運行時間來看，改進(jìn)前后的AES算法性能情況如表1所示.

表1 AES算法改進(jìn)前后時間性能評價表 (單位：ns)

由表1可知，在時鐘周期為ap_clk、目標(biāo)運行時間為Target、評估運行時間為Estimated以及誤差范圍時間為Uncertainty的情況下，傳統(tǒng)AES算法運行時間大致處于8.17±1.26ns范圍，是一個相對較大的運行時間.而基于SDSoC的AES算法運行時間大體位于8.11±1.20ns范圍，反映出改進(jìn)后的AES算法在時間性能評測上具有較大改進(jìn)，大幅度提升了算法的執(zhí)行速度.而對于算法的延遲性能情況，其改進(jìn)效果如表2所示.

表2 AES算法改進(jìn)前后延遲性能評價表 (單位：clock cycles)

由表2可知，基于SDSoC的AES算法在延遲性能方面有了較大的提升，從時間間隔為1 158～2 520降為101～1 068，算法的延遲區(qū)間則從1 158～2 519降為了100～1 067，可以看出，改進(jìn)前后的區(qū)別是較為明顯的，與傳統(tǒng)散列函數(shù)算法相比，基于SDSoC的AES算法在性能上提升了一個等級.此外本次研究從Expression、FIFO、Multiplexer等幾方面對算法的資源利用率進(jìn)行分析,見表3.

由表3可知，Expression、FF、Multiplexer以及Instance的LUT項的資源均得到了充分利用，由Utilization可知，最后的資源使用情況為DESP48E與FF的使用量為1%，BRAM_18K與LUT的使用量分別為3%與4%.改進(jìn)后的情況如表4所示.

表3 AES算法改進(jìn)前資源利用率(單位：%)

表4 AES算法改進(jìn)后資源利用率(單位：%)

由表4可知，改進(jìn)后的算法資源使用主要集中至LUT部分，最后的Utilization中，LUT從4%降至3%(從1 615個單位降至1 222個單位).改進(jìn)后的算法資源占用率較低，能夠很好地提升算法的性能.

4 結(jié) 論

本研究針對信息安全問題，提出了基于SDSoC技術(shù)的信息加密算法優(yōu)化模型.實驗結(jié)果表明，基于傳統(tǒng)硬件的散列函數(shù)算法吞吐量為13.57Mbps，而基于SDSoC的AES算法吞吐量則達(dá)到了156.87Mbps，改進(jìn)后的AES算法在吞吐量方面具有顯著優(yōu)勢.基于SDSoC的AES算法運行時間(8.11±1.20ns)明顯高于傳統(tǒng)硬件的散列函數(shù)算法運行時間(8.17±1.26ns)，說明改進(jìn)后的AES算法在時間性能評測上具有較大改進(jìn).而在利用率上，改進(jìn)前算法的LUT項資源利用率為4%.改進(jìn)后算法LUT項資源利用率為3%(從1 615個單位降至1 222個單位).對比可知，改進(jìn)后的算法資源占用率較低，能夠很好地提升算法的性能.綜上可知，改進(jìn)后算法的綜合性能較高.盡管本次研究可以為信息安全算法優(yōu)化提供方法參考，但是算法設(shè)計中還存在優(yōu)化評估體系不健全，算法的對比精度不夠高的問題.