黃瑞，劉鍇，潘亮，文禮，丁偉娜

湖南東嘉智能科技有限公司，湖南株洲 412000

0 引言

隨著汽車電子技術(shù)的高速發(fā)展，人們對汽車駕駛可靠性和安全性也提出了更高的要求，作為汽車駕駛的關(guān)鍵部件，電子助力轉(zhuǎn)向(electric power steering,EPS)系統(tǒng)已成為汽車的標(biāo)準(zhǔn)配置。早期傳統(tǒng)的電動(dòng)助力轉(zhuǎn)向系統(tǒng)成本低廉，但其壽命短、可靠性差、效率低等固有缺陷，阻礙了電動(dòng)助力轉(zhuǎn)向系統(tǒng)的進(jìn)一步發(fā)展。本文通過研究信號的反射，從根本上減小信號沿傳輸線向前傳播過程中的反射問題，保護(hù)器件在穩(wěn)定條件下正常工作，使得信號輸出更加平穩(wěn)，控制更加平滑，大大提高了EPS系統(tǒng)的可靠性和效率，延長了電動(dòng)助力轉(zhuǎn)向系統(tǒng)的使用壽命。

1 信號完整性介紹

1.1 信號完整性定義

信號完整性(signal integrity，SI)是指信號在傳輸路徑上的質(zhì)量，傳輸路徑有多種，如普通金屬線、光學(xué)器件等。信號完整性包括互連、電源、器件等引起的所有信號質(zhì)量和延時(shí)等問題，信號波形嚴(yán)重畸變、信號邊沿不單調(diào)，對于上升沿觸發(fā)采樣的電路，可能導(dǎo)致對同一數(shù)據(jù)的多次采樣，造成電路邏輯功能的混亂。最常見的信號反射問題包括：信號振鈴、信號過沖、信號下沖、回勾等，如圖1所示。如果未采取適當(dāng)?shù)母倪M(jìn)措施，電路可能無法正常工作，因此信號完整性必須足夠重視，否則失效的風(fēng)險(xiǎn)將大大增加。

圖1 信號傳播波形示意

1.2 信號反射的產(chǎn)生

信號的反射和傳輸線的阻抗密切相關(guān)，只要傳輸線中存在阻抗不相等的點(diǎn)，就會在此處發(fā)生反射。假設(shè)信號傳輸過程中經(jīng)過阻抗不相等的點(diǎn)，A阻抗為Z1，B阻抗為Z2,如圖2所示。

圖2 阻抗突變示意

由于電流和電壓不會發(fā)生突變，在極短的時(shí)間內(nèi)，分界面兩側(cè)的電壓和電流相等。即：

(1)

式中：U1、I1分別為源端電壓和電流信號;U2、I2分別為末端電壓和電流信號。

當(dāng)阻抗Z1、Z2不相等時(shí)，信號就會發(fā)生反射，一部分電壓Up沿正向傳播，產(chǎn)生一個(gè)正向電流Ip；另一部分電壓Un沿反向傳播，產(chǎn)生一個(gè)反向電流In，由于分界面兩側(cè)的電壓相等，則：

U2=(Up/Un)±U1

(2)

要使分界面兩側(cè)電流相等，有：

I2=(Ip/In)±I1

(3)

通過調(diào)整正向電壓和反向電壓的關(guān)系，保證電流連續(xù)，引入反射系數(shù)，反射系數(shù)反映反射電壓與源電壓的比值，其中反射系數(shù)ρ為：

(4)

式中：UF為反射電壓;UI為源端電壓;Z1、Z2為阻抗。

當(dāng)ρ=0時(shí)，無信號反射；當(dāng)ρ=1時(shí)，即Z2=∞，開路時(shí)發(fā)生信號全正反射；當(dāng)ρ=-1時(shí)，即Z2=0，短路時(shí)發(fā)生信號全負(fù)反射[1]。

在阻抗匹配的情況下(ρ=0)，負(fù)載可以吸收所有信號的能量。在阻抗不匹配，只有一部分能量被吸收，剩余的能量以電波的形式向相反方向反射。反射次數(shù)和能量受源阻抗和負(fù)載阻抗不匹配的嚴(yán)重程度影響。兩種最差情況是開路(ρ=1)和短路(ρ=-1)，分別對應(yīng)于無限負(fù)載阻抗和零負(fù)載阻抗。這兩種情況沒有能量被吸收，因此所有的能量都被反射。信號反射產(chǎn)生額外的幅度和延遲，經(jīng)過傳輸線在源端信號上進(jìn)行疊加，對于無損傳輸線，信號會無休止地振蕩，對于常用傳輸線，信號振蕩會越來越小，直至趨于穩(wěn)態(tài)值。

信號反射中還有一種常見的現(xiàn)象，邊沿遲緩，也稱回勾。產(chǎn)生這種階梯電壓是由于源端信號在上升沿和下降沿時(shí)，反射信號與源端信號進(jìn)行疊加，當(dāng)上升沿與反射電壓變化規(guī)律一致時(shí)，會產(chǎn)生上回勾，在下降沿會產(chǎn)生與源端信號相反的脈沖信號，即下回勾。向下尖峰脈沖示意如圖3所示。

圖3 向下尖峰脈沖示意

由圖3可知，這個(gè)向下的尖峰可能會導(dǎo)致邏輯電平的錯(cuò)誤。在源電壓信號低于UL時(shí)，認(rèn)定為低電平;高于UH時(shí)，認(rèn)定為高電平。而回勾的產(chǎn)生在高低電平來回跳動(dòng)，當(dāng)持續(xù)時(shí)間超過遲滯時(shí)間時(shí)，會進(jìn)行誤開關(guān)動(dòng)作，控制不穩(wěn)定;當(dāng)用于開關(guān)電路時(shí)，極易引起信號的邏輯混亂，導(dǎo)致系統(tǒng)性失效。

傳輸線、電源、器件引起的信號質(zhì)量和延時(shí)等問題也無法避免，由于PCB布局走線過程和器件本身引入的大量寄生參數(shù)，使得電路設(shè)計(jì)過程中變得尤為復(fù)雜[2]。因此，合適的阻抗匹配、諧振電路的抑制、參考平面的一致性等都需要深思熟慮。

2 EPS信號完整性設(shè)計(jì)

2.1 EPS系統(tǒng)

EPS系統(tǒng)主要由扭矩傳感器、車速傳感器、減速機(jī)構(gòu)和電子控制單元組成。其中電子控制單元(electronic control unit,ECU)通過PWM驅(qū)動(dòng)電機(jī)在導(dǎo)通運(yùn)行區(qū)域和換向過程中正確執(zhí)行，這就要求在高速開關(guān)頻率下，ECU能精確通過PWM的占空比和高低電平進(jìn)行邏輯控制，使電機(jī)能正常且平滑運(yùn)轉(zhuǎn)，從而達(dá)到電動(dòng)助力的效果。

2.2 ECU信號分析

ECU包括單片機(jī)MCU、電源管理模塊、電機(jī)驅(qū)動(dòng)模塊、采樣模塊等，其中電機(jī)驅(qū)動(dòng)模塊通過PWM控制驅(qū)動(dòng)電機(jī)三相正常運(yùn)行，驅(qū)動(dòng)電機(jī)時(shí)，需要驅(qū)動(dòng)電機(jī)的上橋臂和下橋臂不能同時(shí)導(dǎo)通，如果同時(shí)導(dǎo)通，大電流會造成系統(tǒng)失效，其拓?fù)鋱D如圖4所示。

圖4 ECU電機(jī)驅(qū)動(dòng)模塊拓?fù)鋱D

電機(jī)驅(qū)動(dòng)模塊中的功率半導(dǎo)體MOSFET、二極管、電容等在開關(guān)回路下引入了大量的寄生參數(shù)，當(dāng)阻抗無法匹配時(shí)，寄生的阻抗和容抗構(gòu)成諧振電路，信號反射使得信號發(fā)生振蕩、過沖等。在電機(jī)運(yùn)行時(shí)，每個(gè)工作狀態(tài)都有導(dǎo)通運(yùn)行區(qū)域和換向運(yùn)行區(qū)域，每個(gè)工作狀態(tài)的運(yùn)行區(qū)域時(shí)間極短，上橋臂和下橋臂通過MCU進(jìn)行PWM調(diào)制，在調(diào)制過程中，既要求驅(qū)動(dòng)信號過沖不超過MOSFET的耐壓值，又需要在高速開關(guān)頻率下信號迅速收斂。

2.3 ECU信號完整性設(shè)計(jì)

在進(jìn)行驅(qū)動(dòng)電路設(shè)計(jì)時(shí)，首先考慮布局布線時(shí)，驅(qū)動(dòng)信號至MOSFET源極走線的長度不宜過長，導(dǎo)致阻抗不匹配引起的高頻振蕩。其次提供足夠大的充電電流使MOSFET柵-源電壓上升到導(dǎo)通電壓，保證MOSFET快速且可靠的導(dǎo)通。在關(guān)斷瞬間時(shí)，MOSFET柵源電壓通過低阻抗通路快速泄放電流，保證開關(guān)管快速關(guān)斷[3]。

在開關(guān)回路中不可避免會引入寄生參數(shù)，環(huán)路振蕩頻率計(jì)算公式為：

(5)

其中雜散電感Lck主要來源于PCB、器件本身，寄生電容Cck存在于MOSFET的結(jié)電容中。在設(shè)計(jì)電路時(shí)要盡量減小傳輸線的長度、匹配的阻抗、合理的布局器件、減小環(huán)路的寄生參數(shù)，同時(shí)選擇合適的MOSFET[4]。

為了兼顧系統(tǒng)的響應(yīng)時(shí)間和穩(wěn)定性，需將阻尼系數(shù)ξ調(diào)整為1，其計(jì)算公式為：

(6)

其中Rs為導(dǎo)線匹配電阻，不同的阻尼系數(shù)，對于減小信號終止時(shí)的振蕩起著不一樣的作用，對于EPS驅(qū)動(dòng)電路來說，信號不發(fā)生振蕩，也就是ξ=1時(shí)，對于控制電路正常運(yùn)轉(zhuǎn)發(fā)揮巨大作用。不同阻尼系數(shù)與響應(yīng)時(shí)間關(guān)系如圖5所示。

圖5 不同阻尼系數(shù)與響應(yīng)時(shí)間關(guān)系

3 實(shí)例分析

3.1 電路測試現(xiàn)象

以EPS系統(tǒng)中驅(qū)動(dòng)永磁同步電機(jī)電路為例，供電電壓Um為12 V，為驅(qū)動(dòng)電路供電;預(yù)驅(qū)芯片輸出脈沖寬度調(diào)制(PWM)占空比調(diào)節(jié)A、B、C三相導(dǎo)通順序和時(shí)間，A、B、C分別為電機(jī)三相，在圖6中描述其中一相的接法，其他兩相類似。其中C1、R3、R4、C2構(gòu)成上橋臂和下橋臂的緩沖吸收電路;MOSFETU1、U2為半導(dǎo)體功率器件;R1、R2為柵極限流電阻，用于調(diào)節(jié)MOSFET的開關(guān)斜率;對電路進(jìn)行阻抗匹配，減小信號反射;R5為采樣電阻，對電流進(jìn)行采集[5]。

圖6 電機(jī)驅(qū)動(dòng)模塊設(shè)計(jì)

此設(shè)計(jì)選用N溝道MOSFET，其中漏極和源極電壓UDS耐壓值為40 V，器件導(dǎo)通電壓為3 V，持續(xù)時(shí)間為80 ns，在軟件程序中設(shè)置死區(qū)時(shí)間為2 μs。在測試中發(fā)現(xiàn)，以B相上橋臂為例，驅(qū)動(dòng)電路的MOSFET柵源電壓出現(xiàn)回勾，其回勾深度為3.4 V，持續(xù)時(shí)間為120 ns，超過導(dǎo)通電壓為3 V，器件長時(shí)間工作后性能下降。MOSFET柵源電壓測試回勾圖如圖7所示。

圖7 MOSFET柵源電壓測試回勾圖

同時(shí)測量MOSFET漏源電壓出現(xiàn)振蕩，最大過沖為27.6 V，振蕩多次后才進(jìn)行收斂，電壓信號出現(xiàn)嚴(yán)重畸變，1 ms后信號才趨于穩(wěn)定。MOSFET漏源電壓測試振蕩圖如圖8所示。

圖8 MOSFET漏源電壓測試振蕩圖

信號在傳輸過程中，其反射電壓與源電壓12 V進(jìn)行疊加，過沖最大達(dá)到27.6 V，經(jīng)過多次反射后，恢復(fù)12 V正常電壓，詳見表1。發(fā)現(xiàn)經(jīng)過多個(gè)振蕩后，系統(tǒng)才穩(wěn)定輸出。

表1 源電壓、接收電壓及反射系數(shù)關(guān)系

3.2 電路性能分析與改進(jìn)

在高速開關(guān)管的作用下，信號在PCB板間經(jīng)過下降沿時(shí)發(fā)生反射，形成了向下的尖峰，此時(shí)回勾的深度已經(jīng)超過了開關(guān)管的導(dǎo)通電壓3 V、持續(xù)時(shí)間120 ns，大于MOSFET的最短開啟時(shí)間80 ns，在這個(gè)階段，由于誤導(dǎo)通，會使開關(guān)頻率在原有的基礎(chǔ)上擴(kuò)大一倍，增加了MOSFET的開關(guān)損耗。另外，在3 V電壓下，MOSFET不是完全導(dǎo)通，比完全導(dǎo)通下的電阻RDSON要大，增加了MOSFET的導(dǎo)通損耗，在兩種損耗疊加下，大大提高了器件的發(fā)熱量，從而增加了系統(tǒng)的不穩(wěn)定性，嚴(yán)重情況下會燒毀器件，造成EPS系統(tǒng)性能失效。因此，回勾深度需要及時(shí)處理。在考慮減緩回勾深度時(shí)，一方面可以減小回勾深度的幅值，使其小于開啟電壓；另一方面可以通過減小回勾持續(xù)時(shí)間，當(dāng)持續(xù)時(shí)間小于MOSFET的開啟時(shí)間時(shí)，則回勾深度不影響MOSFET的開關(guān)狀態(tài)。

對于減小回勾深度，往往通過處理MOSFET的開關(guān)速度來實(shí)現(xiàn)，信號反射過程中，需要匹配合適的柵極電阻，電阻越大，回勾深度越大，但是過小的電阻會引入新的問題，MOSFET開啟時(shí)間會減小，使開關(guān)斜率變陡帶來過沖問題，同時(shí)還需考慮MOSFET開啟時(shí)間大的情況下，同一相上橋臂導(dǎo)通，下橋臂關(guān)閉的邊沿，過緩的延時(shí)也會促使上下橋臂的同時(shí)導(dǎo)通，其時(shí)序圖如圖9所示。所以在開啟時(shí)間的選擇上，要兼顧回勾、過沖和信號遲延問題上的平衡。

圖9 上橋臂和下橋臂導(dǎo)通時(shí)序圖

經(jīng)過調(diào)節(jié)R1、R2阻值，發(fā)現(xiàn)在傳輸線上加上一個(gè)阻值不低于50 Ω、不高于75 Ω時(shí)取得良好效果。在下降沿過程中，測試回勾深度為2.4 V，小于MOSFET的導(dǎo)通電壓3 V，滿足設(shè)計(jì)要求。MOSFET電壓測試回勾改進(jìn)圖如圖10所示。

圖10 MOSFET電壓測試回勾改進(jìn)圖

從理論上講，如果反射系數(shù)ρ不為0，電路將無限振蕩。但在實(shí)際電路中，因?yàn)榇嬖谧杩?，反射會越來越弱，直至消失。由于PCB走線、器件本身、板間等影響，總會存在雜散電感Lck和寄生電容Cck，其等效電路如圖11所示。

圖11 MOSFET U1導(dǎo)通、U2關(guān)閉等效電路

圖10中振蕩問題除了可以通過減小傳輸線的長度，阻抗匹配、器件合理的布局來減小，還有一個(gè)重要手段，設(shè)計(jì)RC緩沖電路吸收電路振鈴，抑制MOSFET在開啟過程和反向恢復(fù)過程產(chǎn)生的高頻振蕩。其設(shè)計(jì)等效如圖12所示。圖中Rs和Cs為RC緩沖電路。

圖12 緩沖電路設(shè)計(jì)等效

在設(shè)計(jì)及緩沖電路前，首先確定時(shí)鐘和PCB板間固有的電感量Lck，其次通過增加已知的RC緩沖電路，確定引入緩沖電路后的時(shí)鐘，再調(diào)整阻尼系數(shù)ξ為1，計(jì)算Rs和Cs。改進(jìn)步驟如下：

(1)去掉R3、R4、C1、C2，通過示波器測試MOSFET漏源兩端電壓，測出時(shí)鐘頻率f0為0.016 7×109Hz。

(2)將R3、R4設(shè)為0 Ω，引用輔助電容C1、C2為22 nF，通過示波器測試MOSFET 漏源兩端電壓，測試已知緩沖電路的時(shí)鐘頻率f1為0.005 6×109Hz。

(3)計(jì)算系數(shù)X:

X=f0/f1

(7)

通過計(jì)算得到X約為3。

(8)

得到Lck=33.06。

(9)

得到Rs=0.48。

(6)取符合實(shí)際工程的Rs為0.47 Ω，重新計(jì)算Cck:

(10)

得到Cck=267 nF。

通過上述6個(gè)步驟，選定RC緩沖電路的電容C1、C2為270 nF和電阻R3、R4為0.47 Ω，其他兩相緩沖電路同理，重新進(jìn)行測試。MOSFET漏源電壓改進(jìn)測試如圖13所示。

圖13 MOSFET漏源電壓改進(jìn)測試

改進(jìn)后信號在傳輸過程中，過沖最大達(dá)到22.93 V，小于MOSFET漏源電壓的耐壓值40 V，經(jīng)過兩次反射后，恢復(fù)12 V正常電壓，振鈴消失，系統(tǒng)穩(wěn)定輸出，符合設(shè)計(jì)要求。改進(jìn)后的源電壓及接收電壓及反射系數(shù)關(guān)系見表2。

表2 改進(jìn)后的源電壓及接收電壓及反射系數(shù)關(guān)系

4 結(jié)束語

本文采用電機(jī)驅(qū)動(dòng)電路對EPS信號完整性進(jìn)行了試驗(yàn)分析，討論了信號反射、反射類型以及如何消除和減小信號反射，實(shí)例分析過程中通過研究信號的反射來源，從根本上減少信號沿傳輸線向前傳播過程中的反射問題，保護(hù)器件在穩(wěn)定條件下正常工作，為EPS電路的可靠性設(shè)計(jì)提供了一種有效的方法，這對后續(xù)電子轉(zhuǎn)向系統(tǒng)中ECU的功能設(shè)計(jì)和可靠性設(shè)計(jì)具有重大意義。