陳剛，智東杰，鄧興

（航天南湖電子信息技術(shù)股份有限公司，湖北荊州，434000）

0 概述

主要實現(xiàn)計算機對各設(shè)備的控制指令分發(fā)，完成各設(shè)備的狀態(tài)報文收集、打包并回傳計算機。

1 功能

（A）完成與計算機分系統(tǒng)的網(wǎng)絡(luò)通訊。轉(zhuǎn)發(fā)計算機對其他分系統(tǒng)的控制指令，回傳各設(shè)備狀態(tài)報文。

（1）控制指令包括：伺服控制指令、尋北控制指令、波控指令、電源查詢指令、空調(diào)控制指令、發(fā)射機控制指令。

（2）回傳狀態(tài)報文包括：伺服狀態(tài)報文、尋北回傳數(shù)據(jù)報文、空調(diào)狀態(tài)報文、發(fā)射機狀態(tài)報文。

（B）完成與伺服的光纖通訊，完成尋北通訊信號的轉(zhuǎn)發(fā)。

（1）控制指令包括：伺服控制指令、尋北控制指令、發(fā)射機的控制指令。

（2）回傳狀態(tài)報文包括：伺服狀態(tài)報文、尋北回傳數(shù)據(jù)報文、發(fā)射機狀態(tài)報文。

（3）接收信號包括：機械方位信號。

■1.1 實現(xiàn)方案

選用網(wǎng)絡(luò)協(xié)議芯片，對外設(shè)計標(biāo)準(zhǔn)RJ45網(wǎng)絡(luò)接口；選用支持高速串行通訊的FPGA；軟件設(shè)計網(wǎng)絡(luò)傳輸驅(qū)動、高速通訊、高速數(shù)據(jù)編碼與解碼功能。

1.1.1 硬件設(shè)計

控制器由穩(wěn)壓電路、網(wǎng)絡(luò)協(xié)議芯片及外圍電路、光收發(fā)模塊、FPGA及外圍電路、晶振、測試電路、對外連接器等組成。

控制器硬件設(shè)計框圖如圖1所示。

圖1 控制器硬件設(shè)計框圖

穩(wěn)壓電路：主要為DC12V、DC3.3V、DC2.5V、DC1.1V、DC1.5V穩(wěn)壓芯片。其中DC12V為板卡外部電源輸入的穩(wěn)壓芯片，DC3.3V主要為驅(qū)動電路、光收發(fā)模塊、測試電路、FPGA部分外圍電路、網(wǎng)絡(luò)協(xié)議芯片及外圍電路供電，DC2.5V主要為FPGA部分外圍電路、網(wǎng)絡(luò)協(xié)議芯片及外圍電路、晶振供電，DC1.1V、DC1.5V主要為FPGA部分外圍電路供電。

網(wǎng)絡(luò)協(xié)議芯片及外圍電路：選用支持千兆以太網(wǎng)協(xié)議的物理層網(wǎng)絡(luò)收發(fā)器，對外輸入輸出選用RJ45連接器。

光收發(fā)模塊：選用國產(chǎn)3G光收發(fā)模塊，考慮到后插卡的尺寸和穩(wěn)固性，選用貼片焊接方式的光收發(fā)模塊。

FPGA及外圍電路：選用具有高速差分信號接口的FPGA，采用AS配置方式，外掛EPCS存儲器。

晶振：選用25MHz、50MHz和125MHz的高穩(wěn)晶振。

測試電路：主要為低速RS422、RS232、TTL等低速信號驅(qū)動電路，備份相關(guān)接口，方便后期擴展和測試。

連接器：選用VPX連接器，主要負(fù)責(zé)電源輸入和板卡與機箱接插。

1.1.2 軟件設(shè)計

控制器軟件設(shè)計分為兩部分：Quartus軟件設(shè)計與Nios軟件設(shè)計。

1.1.2.1 Quartus軟件設(shè)計

Quartus軟件設(shè)計框圖如圖2所示。其中片內(nèi)存儲器、EPCS串行控制器、FIFO串口模塊、鎖相環(huán)功能模塊為源代碼重用。

圖2 控制器 Quartus軟件設(shè)計框圖

（1）網(wǎng)絡(luò)芯片控制：使用三速以太網(wǎng)IP核在DMA控制模塊的控制下配置網(wǎng)絡(luò)驅(qū)動芯片、并完成數(shù)據(jù)的發(fā)送與接收。

（2）通訊方波生成模塊：使用鎖相環(huán)生成的低速時鐘產(chǎn)生通訊方波，使用導(dǎo)前信號作為觸發(fā)，保證通訊方波與全機時序的同步。

（3）SeriaLiteⅡ收 發(fā)模塊：使用GXB支持的高速軟核收發(fā)數(shù)據(jù)，設(shè)置成收發(fā)異步、速率2500Mbps、CRC 16位校驗，啟用時鐘頻率偏移誤差補償，范圍為±100ppm。

（4）DMA控制模塊：使用SGDMA控制器，設(shè)置片內(nèi)傳輸?shù)刂菲萍拇嫫?，配合FIFO數(shù)據(jù)緩沖器，在Nios處理器的控制下完成對網(wǎng)絡(luò)芯片的控制與數(shù)據(jù)交互。

（5）片內(nèi)存儲器：芯片片內(nèi)存儲器，運行Nios處理器代碼，容量200K字節(jié)左右。

（6）Nios處理器：選用快速Nios嵌入式處理器，使用專用指令集通過數(shù)據(jù)和地址路徑訪問外部寄存器和中斷源，完成對DMA控制器、并行I/O、FIFO串口模塊等控制，根據(jù)設(shè)定的中斷優(yōu)先級完成中斷觸發(fā)仲裁與管理。

（7）并行I/O：包括并行I/O輸入、輸出以及上升沿觸發(fā)中斷源輸入。在Nios處理器的控制下完成I/O信號數(shù)據(jù)的輸入、輸出，完成中斷源信號的捕捉。

（8）鎖相環(huán)：接收外部輸入時鐘信號，完成時鐘的倍頻、分頻，輸出指定的頻率信號。

（9）FIFO串口模塊：具有數(shù)據(jù)緩沖的串口協(xié)議編碼、解碼模塊，負(fù)責(zé)完成不同串行速率串口通訊的數(shù)據(jù)傳輸層編碼、解碼。

（10）EPCS串行控制器：完成軟件二進(jìn)制代碼的存儲和啟動引導(dǎo)。

1.1.2.2 Nios軟件設(shè)計

Nios軟件設(shè)計框圖如圖3所示。其中串口初始化功能模塊為源代碼重用。

圖3 控制器 Nios軟件設(shè)計框圖

（1）DMA初始化：訪問DMA設(shè)備，獲取設(shè)備地址，并設(shè)定DMA傳輸?shù)刂芳拇嫫鳌?/p>

（2）串口初始化：訪問各個串口設(shè)備，獲取設(shè)備地址，綁定各設(shè)備的串口接收中斷函數(shù)。

（3）網(wǎng)絡(luò)初始化：訪問網(wǎng)絡(luò)設(shè)備，設(shè)定MAC和IP地址并完成配置。

（4）I/O中斷初始化：訪問I/O中斷設(shè)備，獲取設(shè)備地址，綁定I/O中斷函數(shù)。

（5）DMA收發(fā)：接收中斷觸發(fā)后直接讀取數(shù)據(jù)報文，存入預(yù)設(shè)緩沖區(qū)并調(diào)用控制指令分發(fā)模塊；啟用DMA發(fā)送后直接觸發(fā)發(fā)送中斷，發(fā)送中間緩沖區(qū)存儲的狀態(tài)報文數(shù)據(jù)。

（6）控制指令分發(fā)：從預(yù)設(shè)緩沖區(qū)讀取計算機的控制指令報文，按照通訊協(xié)議識別幀頭并獲得數(shù)據(jù)長度、求校驗，驗證成功后直接啟動串口發(fā)送到對應(yīng)的串口設(shè)備。

（7）狀態(tài)報文回傳：啟動DMA發(fā)送中斷，將接收到的報文數(shù)據(jù)傳遞給DMA收發(fā)函數(shù)。

（8）串口發(fā)送：根據(jù)控制指令將報文內(nèi)容按照報文字節(jié)順序依次寫到指定串口設(shè)備發(fā)送端口。

（9）指令報文緩沖：分別建立T/R組件控制指令（分為常規(guī)查詢控制報文和數(shù)據(jù)報文）、T/R組件波控指令的全局緩沖區(qū)，接收控制指令分發(fā)軟件模塊識別出的此類報文，并覆蓋填充。

（10）I/O中斷函數(shù)：接收中斷觸發(fā)調(diào)用，按照觸發(fā)條件分別在上沿、下沿時刻讀取緩沖的指令報文并發(fā)送T/R組件控制指令、T/R組件波控指令。

（11）串口接收中斷函數(shù)：按照通訊協(xié)議定義順序接收幀頭、報文字節(jié)內(nèi)容、校驗字節(jié)，完成通訊協(xié)議約定長度報文的接收后，計算校驗，將滿足要求的報文轉(zhuǎn)入狀態(tài)報文回傳函數(shù)進(jìn)行數(shù)據(jù)傳送。每個串口設(shè)備對應(yīng)獨立的串口接收中斷函數(shù)。

1.1.3 結(jié)構(gòu)外形尺寸

控制器按照標(biāo)準(zhǔn)上架19英寸VPX機箱后卡尺寸設(shè)計，結(jié)構(gòu)示意圖如圖4所示。外形尺寸為：107.01mm（深）×265.95mm（高）×24.88mm（厚）。

圖4 控制器結(jié)構(gòu)示意圖

■1.2 結(jié)構(gòu)設(shè)計方案

控制器安裝在VPX機箱后卡槽位置。

■1.3 接口設(shè)計方案

控制器對外接口見表1。

表1 控制器對外接口表

■1.4 可靠性設(shè)計措施

控制器采用如下可靠性設(shè)計措施：

（1）采用成熟的硬件設(shè)計和工藝：電路設(shè)計中，減少接插件、金屬化孔的數(shù)量，電路元器件和芯片采用直接在印制板上焊接的方法，選用表面貼裝器件，工藝方面，采用表面貼裝技術(shù)，以避免元器件或芯片接觸不良，確保產(chǎn)品的可靠性，在本模塊中，除了必要的如JTAG調(diào)試插針外，都選用貼裝器件；

（2）降額設(shè)計：元器件在低于其額定應(yīng)力的條件下工作，是降低元器件失效率的有效方法，因此，設(shè)計時在確保技術(shù)性能指標(biāo)的前提下，對元器件的工作電壓范圍、溫度特性、電特性參數(shù)等都采取降額使用的方法，從而降低元器件在各種應(yīng)力條件下的失效率，具體如在計算電源功耗的時候，考慮芯片的最大功耗，電源濾波電容的耐壓值選取按照50%的降額設(shè)計；

（3）三防設(shè)計：結(jié)構(gòu)件材料選用防銹鋁，表面進(jìn)行金色化學(xué)導(dǎo)電氧化處理；印制板選用高Tg的FR-4板材；非金屬材料根據(jù)模塊的使用要求，選用耐高低溫性能好，吸濕性低，透濕性小、抗霉菌性能好的材料；對印制板組件涂覆1B31三防漆，由智明達(dá)三防自動涂覆線進(jìn)行噴涂，以保證CPU交換板的三防要求。

（4）結(jié)構(gòu)可靠性設(shè)計：抗振動沖擊方面，提高產(chǎn)品的機械強度和剛度，并采取減振緩沖措施；熱設(shè)計方面，采取熱防護(hù)措施控制和降低產(chǎn)品工作時的溫升，提高產(chǎn)品的熱可靠性。在元器件的熱設(shè)計上，選用低功耗器件，減小元器件的發(fā)熱量，合理地散發(fā)元器件的熱量，避免熱量蓄積和過熱，并降低元器件的溫升，對發(fā)熱器件采取熱措施。在印制板的熱設(shè)計上，采用散熱板的方式把印制板上的熱引導(dǎo)到外部。

■1.5 維修性設(shè)計措施

控制器采用如下維修性設(shè)計措施：

（1）故障隔離設(shè)計：具有較完善板級電壓，電流溫度等BIT設(shè)計，可快速隔離故障模塊。

（2）互換性設(shè)計：提高產(chǎn)品的組件和緊固件標(biāo)準(zhǔn)化和互換性程度。產(chǎn)品的所有緊固件均采用標(biāo)準(zhǔn)十字槽螺釘，借用成熟的模塊和結(jié)構(gòu)件；

（3）可達(dá)性設(shè)計及維修環(huán)境設(shè)計：產(chǎn)品采用快卸安裝方式。產(chǎn)品在安裝、裝配、拆卸的整個維修過程中，僅需要通過螺絲刀即可完成所有的操作，不需要特殊工具和特殊的技能，所以僅需要1名普通工人即可；板卡的結(jié)構(gòu)、布局設(shè)計盡量考慮能方便、快速的撤換器件。

（4）快速拆裝設(shè)計：各模塊均為獨立的電路組成插件，設(shè)計有快速起拔裝置，可實現(xiàn)模塊的快速插拔；母板采用鎖緊裝置進(jìn)行固定，便于母板快速拆裝和維修。

■1.6 安全性保證要求

控制器對于潛在危險主要采取以下措施：

（1）控制器采用標(biāo)準(zhǔn)6U后卡結(jié)構(gòu)設(shè)計，帶定位槽、定位銷、連接器鎖緊裝置，有效防止插件插拔時損壞連接器插針；

（2）內(nèi)部設(shè)計過流保護(hù)電路，防止設(shè)備在短路時造成過流，引起電源和用電設(shè)備燒毀；

（3）電源輸入端設(shè)計過壓保護(hù)電路，防止電網(wǎng)過壓引起電源和用電設(shè)備損壞；

（4）軟件設(shè)計妥善處理軟件多余物，中斷響應(yīng)在處理完后及時清除，不停留中斷的處理狀態(tài)，及時清除未使用中斷，不使用寄存器和普通I/O端口來存儲安全關(guān)鍵信息。

■1.7 電磁兼容性保證要求

主要通過以下幾個方面來滿足電磁兼容性要求：

（1）不同層之間信號走線避免平行布線，單端信號走線避免直角布線，各層布線盡量均勻，不出現(xiàn)線寬突變和折角，以避免電磁反射；

（2）同層的單端信號之間避免長距離平行走線；布線遵守3W規(guī)則；板上電源層、地層的邊緣遵守20H原則；

（3）板上信號層面冗余區(qū)敷設(shè)大面積地網(wǎng)格，滿足信號回流的需要；

（4）信號層布線范圍小于地層，邊緣預(yù)留3mm；

（5）印制板的電源輸入端采用濾波電容進(jìn)行濾波；

（6）元器件的電源地端采用濾波電容器進(jìn)行濾波。

■1.8 環(huán)境適應(yīng)性保證要求

控制器電子元器件選取均嚴(yán)格按照元器件選用大綱要求執(zhí)行，各外購元器件及外協(xié)產(chǎn)品工作及貯存溫度范圍均滿足環(huán)境使用要求。插件滿足系統(tǒng)要求的工作及存儲溫度；在工藝處理措施上，插件表面都按照三防設(shè)計規(guī)范進(jìn)行三防處理，具有防潮，防鹽霧腐蝕，防霉等能力，保證了控制器滿足環(huán)境適應(yīng)性要求。

2 結(jié)論

根據(jù)以上分析說明，控制器設(shè)計能夠滿足功能要求，可以實施。