張禮懌，張沁楓，俞 陽，卓 琳

（中國電子科技集團公司第五十八研究所，江蘇無錫 214035）

1 引言

壓控振蕩器（VCO）作為鎖相環(huán)（PLL）中的關(guān)鍵模塊，其性能在很大程度上決定了PLL的綜合工作性能。通常低相位噪聲、寬頻帶單片PLL電路多采用電感電容壓控振蕩器（LC-VCO），且所用的電感為固定值電感，振蕩頻率調(diào)整由電容變化來實現(xiàn)。為了覆蓋較寬的調(diào)諧范圍，業(yè)內(nèi)常采用開關(guān)電容陣列構(gòu)成連續(xù)且有部分重疊的多個子頻帶[1]，作為LC-VCO的粗調(diào)電容，可變電容作為LC-VCO的細調(diào)電容，以此來實現(xiàn)目標頻率的鎖定，配合自動頻率校準（AFC）[2]技術(shù)選擇合適的子頻帶，可以優(yōu)化輸出噪聲。同時，LC-VCO中的晶體管性能會隨工作頻率的變化而變化，從而導(dǎo)致其電壓輸出幅度的變化，而電壓輸出幅度的變化也會影響LC-VCO的輸出噪聲性能，因此有必要同時進行VCO的自動幅度校準（AAC）[3]。

傳統(tǒng)AFC電路可分為開環(huán)校準[4]和閉環(huán)校準[5]兩大類，近年來也出現(xiàn)了很多校準電路新結(jié)構(gòu)[6-7]。閉環(huán)校準電路通過將VCO調(diào)諧電壓與2個參考閾值電壓進行比較，來調(diào)整開關(guān)電容的接入大??；開環(huán)校準電路的VCO調(diào)諧電壓為固定值，通過在固定時間窗口中計算VCO的周期并與所需周期進行比較，來調(diào)節(jié)接入電容的大小。相較于閉環(huán)校準依賴整個環(huán)路條件，開環(huán)校準的靈活性更高。此外，AFC可以分為數(shù)字AFC、模擬AFC、數(shù)?；旌螦FC，數(shù)?；旌辖Y(jié)構(gòu)AFC兼具易于實現(xiàn)、誤差小和工作頻率高的優(yōu)點[8]。

本設(shè)計在傳統(tǒng)數(shù)模混合結(jié)構(gòu)AFC的基礎(chǔ)上，采用開環(huán)模式、利用反饋時鐘的采樣觸發(fā)機制進行頻率檢測，在只增加部分數(shù)字電路和少量模擬電路的前提下提高了頻率校準精度，實現(xiàn)了自動頻率校準，有效降低了VCO噪聲在PLL輸出噪聲中的占比，最終實現(xiàn)了PLL頻率綜合器的相位噪聲和均方根抖動指標的提升。

2 自動校準流程及電路設(shè)計

VCO自動幅度、頻率校準電路結(jié)構(gòu)如圖1所示，控制校準過程的有限狀態(tài)機（FSM）在校準啟動后切斷原有PLL環(huán)路，將VCO的控制電壓Vtune鉗位在電源電壓的一半，即VDD/2，同時將預(yù)分頻器（DIVP）和反饋分頻器（DIVN）設(shè)置為固定分頻比，根據(jù)輸入的頻率檢測結(jié)果和幅度檢測結(jié)果，F(xiàn)SM向VCO輸出6 bit幅度調(diào)節(jié)控制字和7 bit頻率調(diào)節(jié)控制字，圖中fREF為參考時鐘輸入頻率，fVCO為VCO輸出頻率。

圖1 VCO自動幅度、頻率校準電路結(jié)構(gòu)

目標VCO的頻率范圍為2.7～3.1 GHz，由于Vtune受限于電源電壓，為實現(xiàn)寬調(diào)諧范圍，需要壓控增益KVCO值很大，這就需要可變電容的C-V曲線非常陡峭，從而導(dǎo)致可變電容調(diào)頻-調(diào)幅（AM-FM）效應(yīng)帶來的噪聲急劇增加[9]。因此本設(shè)計采用電容陣列將VCO劃分為多個子頻帶。為進一步提高VCO的近端噪聲性能，采用PMOS交叉耦合對結(jié)構(gòu)，尾電流源采用開關(guān)電阻陣列結(jié)構(gòu)，利用電阻改變偏置電流大小，有效地隔絕地和MOS電流管的噪聲進入VCO。

2.1 自動校準流程

校準控制狀態(tài)機的輸入為幅度控制字初始值、頻率控制字初始值、幅度初始閾值VT1、幅度最大閾值VT2、頻率初始閾值fT1、頻率最大閾值fT2，以及3個確認計數(shù)器閾值N1、N2和N3，相關(guān)控制信號有幅度檢測反饋信號、頻率比較反饋信號、狀態(tài)機使能信號和復(fù)位信號，狀態(tài)機輸出為幅度比較使能、幅度控制字、頻率檢測使能、頻率檢測觸發(fā)脈沖和頻率控制字。VCO自動校準啟動時，VCO可以通過寄存器預(yù)設(shè)幅度控制初始值正常啟振；頻率控制初始值設(shè)置在接入最大電容值處，使頻率檢測可以從最低頻率開始。自動校準流程如圖2所示。

2.2 幅度校準電路

自動幅度校準電路（AAC）如圖3所示，主要由參考電壓偏置電路、采樣比較器以及數(shù)字狀態(tài)機3部分組成[10]。VCO的輸出信號通過緩沖電路由差分信號轉(zhuǎn)換為電壓信號，輸入電壓比較器的一端，比較器另一端輸入的是預(yù)設(shè)參考電壓，模擬電平比較器將兩者比較后的結(jié)果反饋到數(shù)字控制狀態(tài)機中，數(shù)字狀態(tài)機根據(jù)輸入的比較結(jié)果對幅度控制字進行調(diào)整。

圖2 自動校準流程

圖3 自動幅度校準電路

2.3 頻率校準電路

自動頻率校準電路（AFC）在設(shè)定目標頻率后通過切換固定分頻比，利用fREF和fVCO應(yīng)有的比例關(guān)系來進行頻率校準，即fREF/M=fVCO/(P×N)，其中M為參考分頻比，P為預(yù)分頻比，N為反饋分頻比。本設(shè)計采用的是基于反饋時鐘信號連續(xù)觸發(fā)固定周期數(shù)的參考信號來實現(xiàn)頻率檢測的方法，該方法利用了連續(xù)除2分頻器構(gòu)成的N分頻器的輸出信號特性。

反饋分頻器電路結(jié)構(gòu)如圖4（a）所示，反饋分頻器FDIVN由20級連續(xù)電流模式邏輯（CML）結(jié)構(gòu)除2分頻器串聯(lián)構(gòu)成，再通過CML結(jié)構(gòu)邏輯與門將逐級2分頻后的輸出信號相與。D[19:0]是20級分頻器的置位端，分頻計數(shù)的初始值對應(yīng)D[19:0]的值取反。FDIVN_EN信號則是使能信號，F(xiàn)DIVN_EN為0時，反饋分頻器處于置位狀態(tài)；FDIVN_EN為1時，反饋分頻器處于計數(shù)狀態(tài)。fVCO經(jīng)過預(yù)分頻器輸入反饋分頻器時鐘端FDIVN_CP，計數(shù)器對輸入的時鐘信號進行連續(xù)計數(shù)，終值為0xFFFFD。

反饋分頻器的輸出FDIVN_OUTN接觸發(fā)器DFF1的D端，CP端信號則與反饋分頻器時鐘相同，當(dāng)計數(shù)到0xFFFFD的時候，F(xiàn)DIVN_OUT由低變?yōu)楦?，在下個fVCO/P上升沿時，DFF1采樣到低電平，它的QN端 輸 出 到MUX1，MUX1的 輸 出 反 饋 到FDIVN_EN。因此在計數(shù)到終值0xFFFFD后的下個FDIVN_CP上升沿時，F(xiàn)DIVN_EN為0，F(xiàn)DIVN進入置位狀態(tài)，載入此時D[19:0]的值，同時使反饋分頻器的輸出OUT也由高變?yōu)榈?，DFF1在下個時鐘上升沿采樣到低電平，通過MUX1反饋到FDIVN_EN，工作時序如圖4（b）所示。MUX1在正常分頻狀態(tài)時，選擇IN2作為輸入，而在頻率校準狀態(tài)時則選擇IN1作為輸入，此時的IN1是專為校準進行重定時的A_CP信號。

圖4 反饋分頻器電路和時序

AFC的頻率檢測由重定時電路和觸發(fā)電路來實現(xiàn)，頻率校準電路如圖5所示，重定時電路利用校準控制狀態(tài)機給出的N2_A、fREF、fVCO/P信號產(chǎn)生關(guān)鍵的觸發(fā)信號A_CP，而狀態(tài)機給出的N2_ENQ信號則用于復(fù)位觸發(fā)電路中的鎖存器RS1和2個觸發(fā)器DFF5和DFF6。

重定時電路的3個CML結(jié)構(gòu)觸發(fā)器中，DFF2用fREF觸發(fā)，DFF3和DFF4用fVCO/P觸發(fā)，通過DFF4的Q端來復(fù)位DFF2和DFF3，使得DFF4的輸出信號A_CP/A_CPN（DFF4_Q/QN）的脈寬固定為一個fVCO/P周期。重定時電路時序如圖6（a）所示，狀態(tài)機輸出的N2_A脈沖周期為M個參考時鐘周期tREF，到達重定時模塊后用fREF信號在DFF2進行邊沿對齊，DFF2_Q在輸入到DFF3后，被fVCO/P觸發(fā)，再經(jīng)過DFF4的復(fù)位，使得DFF3的輸出周期tDFF3與DFF4的輸出周期相同，而DFF4的輸出DFF4_Q為關(guān)鍵信號A_CP，它的周期tA_CP為整數(shù)NA_CP個P乘以VCO輸出時鐘周期tVCO，其中高電平為（NA_CP-1）個P×tVCO周期，低電平為1個P×tVCO周期。在進行頻率校準時，如果VCO振蕩頻率在目標范圍內(nèi)，對于目標分頻比Ntarget，應(yīng)該有Ntarget×P×tVCO與M×tREF相等，此時NA_CP=Ntarget，A_CP信號周期為NA_CP×P×tVCO；如果VCO振蕩頻率過低，P×tVCO增大，當(dāng)增大到(Ntarget-1)×P×tVCO=M×tREF時，A_CP則會少1個P×tVCO周期，即NA_CP=Ntarget-1；如果VCO振蕩頻率過高，P×tVCO減小，當(dāng)減小到(Ntarget+1)×P×tVCO=M×tREF時，A_CP則會多1個P×tVCO周期，即NA_CP=Ntarget+1。將A_CP信號通過MUX1輸入到反饋分頻器的FDIVN_EN端，觸發(fā)電路通過A_CPN信號觸發(fā)反饋分頻器的輸出FDIVN_OUT，從而進行頻率檢測。

圖5 頻率校準電路

圖6 頻率校準工作時序

校準模式下的反饋分頻器依然根據(jù)輸入的時鐘fVCO/P進行計數(shù)，此時N與Ntarget相等，每個分頻周期需要FDIVN_EN來進行復(fù)位。FDIVN_EN由原來通過FDIVN_OUT信號控制改為通過A_CP信號控制，可以實現(xiàn)A_CP信號的NA_CP個P×tVCO周期和反饋分頻器的Ntarget個P×tVCO周期的比較。由于NA_CP可能會發(fā)生變化，而反饋分頻器的Ntarget是固定的，所以FDIVN_OUT會有3種不同的情況。如圖6（a）中所示，F(xiàn)DIVN_OUT'為NA_CP與Ntarget相等時的輸出，此時反饋分頻器計數(shù)時長N×P×tVCO與M×tREF的時間差不超過1個P×tVCO；FDIVN_OUT″為NA_CP與Ntarget+1相等時的輸出，此時反饋分頻器計數(shù)時長比M×tREF小1個P×tVCO以上；FDIVN_OUT?為NA_CP與Ntarget-1相等時的輸出，此時反饋分頻器計數(shù)時長比M×tREF大1個P×tVCO以上。

AFC的觸發(fā)電路由1個緩沖器BUF1、1個鎖存器RS1、2個觸發(fā)器DFF5和DFF6組成。觸發(fā)電路分為2條檢測路徑，輸入信號均為FDIVN_OUT，一條通過BUF1進行延遲，另一條通過鎖存器RS1進行鎖存，鎖存器的復(fù)位信號是狀態(tài)機輸出的N2_ENQ，輸出的信號再分別輸入DFF5和DFF6，它們的CP信號是A_CPN信號。只憑借重定時電路A_CP信號觸發(fā)反饋分頻器FDIVN_OUT信號反映的3種頻率比較狀態(tài)不適于狀態(tài)機中的數(shù)字電路處理。對于FDIVN_OUT信號，通過鎖存器RS1后保留了下降沿的信息，在N2_ENQ的上升沿恢復(fù)為高；而通過BUF1保持和RS1的輸出一樣的下降沿延遲。觸發(fā)電路時序如圖6（b）所示，這樣DFF5（Q2）和DFF6（Q2N）就可以產(chǎn)生出多種不同的情況，3種頻率狀態(tài)分別表示VCO頻率與目標頻率接近、過高和過低，比較結(jié)果用于數(shù)字電路控制VCO頻率調(diào)整。

3 仿真及版圖

通過仿真，整個VCO子頻帶可以覆蓋2.65～3.15 GHz，每個子頻帶覆蓋范圍為30～50 MHz，KVCO為10～15 MHz/V。設(shè)置目標VCO頻率為2949.12 MHz，啟動自動校準后，電阻控制字RS[5:0]設(shè)為0x05，電容控制字CS[6:0]設(shè)為0x40，在TT條件下，利用仿真工具進行混合仿真，VCO自動校準時序仿真結(jié)果如圖7所示，從20 μs開始，電路大約需100 μs完成整個自動校準過程，通過減少幅度檢測和頻率檢測的確認次數(shù)，此時間可縮短到50 μs以內(nèi)。

圖7 VCO自動校準時序仿真結(jié)果

在本設(shè)計中，幅度校準電路實際版圖和頻率校準電路實際版圖如圖8所示，幅度校準電路的尺寸大約為400 μm×200 μm，頻率校準電路的尺寸約為390 μm×70 μm。

圖8 自動校準電路版圖

4 測試與對比

鎖相環(huán)頻率綜合器中的VCO校準模塊測試環(huán)境包括電源、信號源、信號源分析儀和測試電路板，用于驗證頻率綜合器輸出時鐘相位噪聲受VCO自動校準功能的影響。

電路測試環(huán)境如圖9（a）所示，在室溫環(huán)境下，VCO工作在2949.12 MHz，VCO自動校準功能未開啟時的相位噪聲如圖9（b）所示，24分頻后輸出122.88MHz時的1 MHz頻偏處的相位噪聲為-149.5 dBc/Hz，0.01～10 MHz積分抖動為124.5 fs。當(dāng)開啟VCO自動校準功能后，輸出分頻時鐘相位噪聲如圖9（c）所示，帶外相位噪聲變?yōu)?152.5 dBc/Hz，抖動性能提高，0.01～10 MHz積分抖動減小為105 fs。

測試結(jié)果與現(xiàn)有國內(nèi)外應(yīng)用于低抖動頻率綜合器自動校準技術(shù)的研究成果對比如表1所示，可以看出，本文提出的自動校準電路在頻率檢測精度和輸出相位噪聲方面有一定優(yōu)勢。

圖9 鎖相環(huán)電路測試

表1 本文工作與其他文獻比較

5 結(jié)論

本文提出了一種采用0.18 μm SiGe BiCMOS工藝設(shè)計的鎖相環(huán)自動校準電路。該電路利用原有反饋分頻器，通過參考信號對狀態(tài)機頻率檢測脈沖進行重定時，再用反饋分頻信號觸發(fā)檢測，實現(xiàn)了高精度頻率檢測。同時結(jié)合幅度檢測，保證VCO工作在最佳子頻帶的同時處于最大輸出幅度，得到最優(yōu)的相位噪聲性能。測試結(jié)果表明，該校準電路可以有效提高輸出時鐘信號的帶外噪聲性能，是超低抖動頻率綜合器電路的關(guān)鍵模塊之一。