閆振林，溫芝權(quán)，張 兵，靳新波，史順達(dá)

（蘇州雄立科技有限公司，江蘇蘇州 215000）

1 引言

網(wǎng)絡(luò)處理芯片是實(shí)現(xiàn)計(jì)算機(jī)物理層所必需的功能器件，其信號(hào)處理的核心技術(shù)在于路由查找方案。比較成熟的專用集成網(wǎng)絡(luò)處理芯片技術(shù)是基于三態(tài)內(nèi)容尋址存儲(chǔ)器（TCAM）實(shí)現(xiàn)的硬件路由查找，核心骨干網(wǎng)路主要采用的是TCAM和隨機(jī)存取存儲(chǔ)器（RAM）查找方案[1-2]。在基于靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）和硬件算法邏輯集成在搜索芯片內(nèi)的方案中，路由表被內(nèi)部可配優(yōu)先級(jí)標(biāo)記，使得表項(xiàng)維護(hù)無需像TCAM那樣按照長(zhǎng)度序列進(jìn)行存儲(chǔ)，大大減少了表項(xiàng)管理的復(fù)雜度[3-4]。

隨著網(wǎng)絡(luò)帶寬的跨越式發(fā)展，網(wǎng)絡(luò)處理芯片的處理速度和數(shù)據(jù)規(guī)模呈幾何級(jí)數(shù)增長(zhǎng)，芯片集成的功能模塊快速增加，包括多通道高速輸入/輸出（I/O）接口、大規(guī)模SRAM、搜索引擎算法內(nèi)核、時(shí)鐘管理和復(fù)雜控制邏輯等模塊，功能模塊的片上供電管理問題日益重要。本文設(shè)計(jì)了一種用于網(wǎng)絡(luò)處理芯片的片上電源產(chǎn)生電路。

2 電源產(chǎn)生電路結(jié)構(gòu)

本文設(shè)計(jì)的用于網(wǎng)絡(luò)處理芯片的片上電源產(chǎn)生電路如圖1所示，包括高精度帶隙基準(zhǔn)電路、緩沖驅(qū)動(dòng)電路、4個(gè)快速響應(yīng)LDO電路和電壓異常檢測(cè)電路。電路采用外部供電電源，VCC=2.5～3.3 V，其中I/O接口電路直接采用VCC電壓，內(nèi)部大規(guī)模數(shù)字電路和模擬電路則采用圖1所示的電路分模塊供電。由高精度帶隙基準(zhǔn)電路產(chǎn)生1 V的參考電壓，經(jīng)運(yùn)算放大器A1、電阻串R1～R5和MR1構(gòu)成的緩沖驅(qū)動(dòng)電路，得到不同的參考電源電壓VR2、VR3和VR4。LDO1和LDO2根據(jù)VR2產(chǎn)生搜引擎內(nèi)核和大規(guī)模SRAM（Block SRAM）供電電源電壓VCC,CORE和VCC,SRAM，LDO3和LDO4分別根據(jù)VR3和VR4產(chǎn)生時(shí)鐘電路模塊和控制電路模塊供電電源電壓VCC,OSC和VCC,CTRL。分別通過異常檢測(cè)電路對(duì)VCC,CORE、VCC,SRAM、VCC,OSC和VCC,CTRL進(jìn)行檢測(cè)，并在任何一路供電電源電壓異常時(shí)產(chǎn)生錯(cuò)誤信號(hào)Err，對(duì)芯片狀態(tài)進(jìn)行保護(hù)，提高整體芯片供電可靠性。電路中4個(gè)LDO電路分別用于給搜索引擎算法內(nèi)核、大規(guī)模存儲(chǔ)器、時(shí)鐘管理和控制邏輯獨(dú)立供電，實(shí)現(xiàn)細(xì)分功能模塊的電源穩(wěn)定性。由于VCC,CORE和VCC,SRAM需要提供大負(fù)載電流，并且芯片正常工作時(shí)需要快速響應(yīng)，LDO1和LDO2均采用了動(dòng)態(tài)偏置的快速響應(yīng)LDO電路結(jié)構(gòu)。圖1中給出了LDO1的簡(jiǎn)化結(jié)構(gòu)，誤差放大器A2根據(jù)負(fù)載情況動(dòng)態(tài)偏置。當(dāng)負(fù)載電流突然增大時(shí)，LDO1的輸出電壓VCC,SRAM會(huì)突然降低，調(diào)整管MP1的狀態(tài)會(huì)出現(xiàn)異常波動(dòng)，動(dòng)態(tài)偏置電路將會(huì)檢測(cè)到該異常波動(dòng)，并產(chǎn)生動(dòng)態(tài)偏置電流Idb，誤差放大器的總偏置電流增大為Ib+Idb，從而增加了信號(hào)帶寬和瞬態(tài)響應(yīng)速度。動(dòng)態(tài)偏置電路通常由負(fù)載檢測(cè)電路、比較器和動(dòng)態(tài)電流源陣列構(gòu)成[5]。

圖1 片上電源產(chǎn)生電路結(jié)構(gòu)

3 電路實(shí)現(xiàn)

3.1 帶隙基準(zhǔn)電路

傳統(tǒng)帶隙基準(zhǔn)結(jié)構(gòu)基于電壓求和方式產(chǎn)生基準(zhǔn)電壓，并且運(yùn)算放大器失調(diào)電壓會(huì)影響基準(zhǔn)電壓的溫度系數(shù)[6]。為得到高精度基準(zhǔn)電壓，盡可能降低失調(diào)電壓的影響，本文通過NPN三極管電流求和的方式來生成1 V的帶隙基準(zhǔn)電壓，所設(shè)計(jì)的帶隙基準(zhǔn)電路如圖2（a）所示。MP1、MP2、MP3和A3、A4形成一個(gè)負(fù)反饋環(huán)路。Q1、Q2基極相連，流出正溫度系數(shù)的電流I1、I2和負(fù)溫度系數(shù)的I3。通過運(yùn)算放大器的鉗位，B1、B2、B3三點(diǎn)的電壓相等，支路電流合并通過電阻R3產(chǎn)生1 V基準(zhǔn)電壓，此時(shí)A3和A4的失調(diào)電壓不會(huì)影響到基準(zhǔn)電壓VBG。NPN三極管使用深N阱工藝，相對(duì)于傳統(tǒng)的PNP三極管具有襯底干擾小的優(yōu)勢(shì)。圖2（b）為所設(shè)計(jì)帶隙基準(zhǔn)電路的溫度特性仿真結(jié)果，可以看出，在-25～100℃范圍內(nèi)，基準(zhǔn)電壓波動(dòng)僅為2.2 mV。

圖2 帶隙基準(zhǔn)電路實(shí)現(xiàn)及溫度特性仿真曲線

3.2 電壓異常檢測(cè)電路

本文設(shè)計(jì)的電壓異常檢測(cè)電路結(jié)構(gòu)如圖3（a）所示，它由4個(gè)相同的電壓異常檢測(cè)單元電路、輸出多路選擇器（MUX）和數(shù)字濾波電路構(gòu)成。當(dāng)VCC,CORE、VCC,SRAM、VCC,OSC和VCC,CTRL中任何一個(gè)供電電源電壓異常時(shí)，MUX將會(huì)產(chǎn)生錯(cuò)誤信號(hào)Err0，然后數(shù)字濾波電路對(duì)錯(cuò)誤信號(hào)進(jìn)行處理，得到最終的Err，對(duì)芯片狀態(tài)進(jìn)行保護(hù)。電壓異常檢測(cè)單元電路內(nèi)部包括一個(gè)由Rf和Cf組成的RC低通濾波器和一個(gè)遲滯比較器Comp1。以VCC,CORE為例，比較器負(fù)輸入端直接連接到VCC,CORE，正端則連接到VCC,CORE經(jīng)RC濾波后的信號(hào)。當(dāng)外部干擾使得VCC,CORE產(chǎn)生一個(gè)高頻波動(dòng)時(shí)，比較器負(fù)輸入端會(huì)直接產(chǎn)生高頻波動(dòng)，而正輸入端信號(hào)經(jīng)RC低通濾波后成為平緩變化的信號(hào)，此時(shí)比較器的輸出將會(huì)發(fā)生變化，當(dāng)正負(fù)端的信號(hào)差模量大于一定閾值時(shí)，比較器輸出將會(huì)觸發(fā)電壓異常檢測(cè)信號(hào)。為避免比較器輸出震蕩，本文采用了具有高頻濾波和遲滯功能的比較器電路。為避免芯片上電過程中電壓異常檢測(cè)電路輸出狀態(tài)的不確定，電路由整體SoC芯片的控制電路統(tǒng)一管理，上電穩(wěn)定之后控制信號(hào)才會(huì)開啟異常檢測(cè)電路。數(shù)字濾波電路采用高頻計(jì)數(shù)器對(duì)Err0進(jìn)行計(jì)數(shù)控制。正常情況下Err0為固定電平，當(dāng)Err0電平突然改變后，濾波器內(nèi)部的計(jì)算器將會(huì)開始計(jì)數(shù)，若計(jì)數(shù)時(shí)間大于16個(gè)時(shí)鐘周期，將改變輸出Err的狀態(tài)，表示電源狀態(tài)異常；若計(jì)數(shù)時(shí)間小于16個(gè)時(shí)鐘周期，將不改變Err的狀態(tài)，表示電源波動(dòng)范圍可控，無需發(fā)出電源狀態(tài)異常信號(hào)，避免比較器經(jīng)常性地開關(guān)對(duì)系統(tǒng)芯片造成危害。Comp1的電路如圖3（b）所示，該電路由兩級(jí)比較器、RC濾波器和施密特觸發(fā)器級(jí)聯(lián)組成。M31、M32、M33、M34、M37、M38、M39、M35和M36構(gòu)成兩級(jí)比較器。當(dāng)輸入電壓Vin＞Vref（參考電壓）時(shí)，第一級(jí)比較器輸出為低電平，第二級(jí)輸出電壓Vo1為高電平；當(dāng)Vin＜Vref時(shí)，即欠壓狀態(tài)，第一級(jí)比較器輸出為高電平，Vo1為低電平。為提高Vo1的可靠性，在Vo1輸出節(jié)點(diǎn)連接了帶RC濾波器的級(jí)聯(lián)反相器，由M310、M311、M312、M313、R31、R32和C31構(gòu)成。M314、M315、M316、M317、M318、M319組成了施密特觸發(fā)器，M320、M321、M322和M323組成了輸出緩沖器。整體電路采用RC低通濾波和施密特觸發(fā)器組合濾波，從而避免了高頻干擾，以及經(jīng)常性地開關(guān)狀態(tài)變化對(duì)系統(tǒng)造成的危害。

4 電源產(chǎn)生電路在網(wǎng)絡(luò)芯片中的應(yīng)用

將本文設(shè)計(jì)的電源產(chǎn)生電路應(yīng)用于一種基于SRAM和自適應(yīng)映射算法實(shí)現(xiàn)的網(wǎng)絡(luò)芯片中，網(wǎng)絡(luò)芯片架構(gòu)及芯片版圖如圖4所示。網(wǎng)絡(luò)主處理芯片（NP）發(fā)出搜索鍵值的串行比特，芯片Serdes的RX_x24接口接收串行比特，Interlaken-LA（ITLA）模塊從串行比特中恢復(fù)出搜索鍵值，發(fā)送給解包（Unpack）模塊。解包模塊對(duì)接收的搜索鍵值進(jìn)行解析，并分發(fā)給搜索引擎內(nèi)核（SEC）進(jìn)行處理。處理完成后，搜索結(jié)果被發(fā)送給封包（Pack）模塊，封包模塊將搜索結(jié)果封裝為ITLA接口格式，最終通過Serdes的TX_x12接口將搜索結(jié)果串行比特發(fā)送出去。Serdes模塊包含了12組高速TX接口和24組高速RX接口，由外部供電電源VCC直接供電，VCC電壓為2.5～3.3 V。外部供電電源同時(shí)給高可靠電源產(chǎn)生電路供電，分別產(chǎn)生1.0 V的VCC,CORE、1.0 V的VCC,SRAM、1.2 V的VCC,OSC和1.2 V的VCC,CTRL。VCC,CORE（含ITLA、Unpack、Pack供電電壓）的設(shè)計(jì)負(fù)載電流為200 mA；VCC,SRAM的設(shè)計(jì)負(fù)載電流為50 mA；VCC,OSC的設(shè)計(jì)負(fù)載電流為5 mA；VCC,CTRL的設(shè)計(jì)負(fù)載電流為10 mA。采用本文設(shè)計(jì)的電源產(chǎn)生電路的網(wǎng)絡(luò)芯片最終在28 nm工藝下實(shí)現(xiàn)。整體芯片尺寸為5 mm×8 mm，其中本文設(shè)計(jì)的片上電源供電電路占用芯片的尺寸為0.4 mm×1 mm，單個(gè)通道供電電源面積為0.1 mm2。

VCC,CORE仿真和測(cè)試結(jié)果如圖5所示，圖中ICC,CORE為搜索引擎內(nèi)核電流。圖5（a）為負(fù)載仿真波形，可以看出，ICC,CORE在150～250 mA變化時(shí)，VCC,CORE波動(dòng)為35 mV。圖5（b）為測(cè)試波形，3.7 μs后VCC,CORE供電正常，從3.7 μs到4.2 μs，近500 ns的延時(shí)內(nèi)，提供近200 mA的負(fù)載電流。本文設(shè)計(jì)的4路供電電源的測(cè)試結(jié)果與現(xiàn)有文獻(xiàn)的對(duì)比如表1所示，本文設(shè)計(jì)的電源電壓的供電電流產(chǎn)生時(shí)間均不大于500 ns，具備快速響應(yīng)的特點(diǎn)；電源紋波為20～50 mV，時(shí)鐘電路的紋波相對(duì)較大，內(nèi)核模塊紋波較小。本文設(shè)計(jì)的片上電源供電電路具有相對(duì)更快的啟動(dòng)速度和更小的紋波。

圖3 電壓異常檢測(cè)電路實(shí)現(xiàn)

圖4 網(wǎng)絡(luò)芯片架構(gòu)及芯片版圖

圖5 VCC,CORE特性仿真和測(cè)試結(jié)果

本文技術(shù)指標(biāo) 文獻(xiàn)[7]文獻(xiàn)[8]文獻(xiàn)[9]VCC,CORE VCC,OSC工藝/nm 500 180 350 28 28芯片面積/mm2 0.08 0.04 0.64 0.1 0.01電源電壓/V 2.7～3.3 2～3.3 2.5～5 2.5～3.3 2.5～3.3負(fù)載電流/mA 30 30 800 200 5紋波/mV 300 100 100 20 50啟動(dòng)速度/μs — 1 1 0.5 0.45

網(wǎng)絡(luò)芯片測(cè)試系統(tǒng)包括解復(fù)位芯片、龍芯子卡和采用本文提出的電源產(chǎn)生電路的網(wǎng)絡(luò)處理芯片，復(fù)位芯片先啟動(dòng)，然后龍芯子卡與網(wǎng)絡(luò)處理芯片通信，相互發(fā)送協(xié)議數(shù)據(jù)。使用Robot框架對(duì)芯片中各模塊的功能進(jìn)行系統(tǒng)的測(cè)試。網(wǎng)絡(luò)芯片功能測(cè)試結(jié)果如圖6所示，可以看到12個(gè)matchN_hit_o（其中N=0～11）信號(hào)在有效期內(nèi)都生成了對(duì)應(yīng)的命中信號(hào)，12個(gè)matchN_index_o信號(hào)也在命中時(shí)產(chǎn)生了相應(yīng)結(jié)果，芯片可以快速解析輸入報(bào)文，并根據(jù)鍵值快速匹配查找表項(xiàng)，可針對(duì)不同的使用需求靈活選擇。

圖6 網(wǎng)絡(luò)芯片功能測(cè)試結(jié)果

5 結(jié)論

本文針對(duì)網(wǎng)絡(luò)協(xié)議處理芯片的片上供電問題，提出了一種采用分布式動(dòng)態(tài)管理技術(shù)的片上電源產(chǎn)生電路設(shè)計(jì)方案。該電路通過給網(wǎng)絡(luò)協(xié)議處理芯片內(nèi)部存儲(chǔ)器、搜索引擎算法內(nèi)核、時(shí)鐘管理和控制邏輯分別獨(dú)立供電的分布式供電技術(shù)，實(shí)現(xiàn)了細(xì)分功能模塊的電源穩(wěn)定性，避免了相互干擾；另外設(shè)計(jì)了異常檢測(cè)電路，結(jié)合數(shù)字濾波和模擬RC濾波等技術(shù)提高了抗干擾性能，在電路異常時(shí)產(chǎn)生錯(cuò)誤信號(hào)，快速關(guān)斷電源，提高了整體芯片供電可靠性。電路采用28 nm工藝，提供的最大負(fù)載電流達(dá)200 mA，滿足網(wǎng)絡(luò)芯片系統(tǒng)需求。