楊鴻宇，李新

（沈陽工業(yè)大學(xué)信息科學(xué)與工程學(xué)院，沈陽 110870）

1 引言

隨著科技的進(jìn)步，通信和數(shù)字信號技術(shù)快速發(fā)展，ADC的研究也越來越受到重視。高品質(zhì)的音頻設(shè)備和儀表測量對ADC的精度、分辨率和功耗等方面要求較高，業(yè)界對Σ-Δ型ADC的改進(jìn)與創(chuàng)新也不斷涌現(xiàn)[1]。Σ-Δ型ADC在主流ADC中可實(shí)現(xiàn)的精度最高，它利用過采樣技術(shù)和噪聲整形技術(shù)降低對電路模擬部分的設(shè)計(jì)要求，這兩樣技術(shù)都是通過調(diào)制器來實(shí)現(xiàn)的。調(diào)制器除了有過采樣和噪聲整形的功能以外，轉(zhuǎn)換器精度還需要通過調(diào)節(jié)調(diào)制器的各種參數(shù)來提高，例如增加過采樣率、積分器階數(shù)或量化器位數(shù)的辦法來進(jìn)行提升[2]。調(diào)制器的結(jié)構(gòu)及參數(shù)都影響著轉(zhuǎn)換器的性能。在此對調(diào)制器進(jìn)行研究設(shè)計(jì)，以求達(dá)到高精度轉(zhuǎn)換器的要求。

2 Σ-Δ調(diào)制器基本結(jié)構(gòu)及工作原理

Σ-Δ型ADC的基本結(jié)構(gòu)如圖1所示，它由模擬調(diào)制器和數(shù)字抽取濾波器組成，可將Δ值（即前后兩個(gè)采樣值的差值）積分后輸入到量化器進(jìn)行編碼，而這一過程發(fā)生在調(diào)制器中。

圖1 Σ-Δ型ADC基本結(jié)構(gòu)

Σ-Δ調(diào)制器主要包括過采樣、積分器、量化器以及DAC[3]。如圖2所示，為一階調(diào)制器典型的結(jié)構(gòu)框圖。

圖2 一階Σ-Δ調(diào)制器原理框圖

X(t)與反饋信號X(t)在經(jīng)過加法器后作差得到的信號進(jìn)入到量化器中，再在采樣脈沖的作用下，量化器對X(t)與X(t)的差值進(jìn)行正負(fù)判斷，如下式：

若公式(1)成立，量化器輸出二進(jìn)制編碼1，否則輸出0[4]。

Σ-Δ型ADC利用過采樣技術(shù)及噪聲整形技術(shù)來提高精度。這兩個(gè)重要過程詳細(xì)分析如下：

1)過采樣

運(yùn)用過采樣技術(shù)的轉(zhuǎn)換器，它的量化誤差會(huì)均勻的分布在采樣頻率范圍內(nèi)，由于噪聲都分布在遠(yuǎn)大于奈奎斯特頻率的范圍中，因此奈奎斯特頻率內(nèi)的噪聲功率就會(huì)縮小[5]。因?yàn)檫^采樣拓展了量化誤差頻帶，量化誤差在頻帶內(nèi)減小，計(jì)算公式如下：

式中，Ros為過采樣率，即過采樣轉(zhuǎn)換器的量化誤差與奈奎斯特轉(zhuǎn)換器的量化誤差之比值。

2)噪聲整形

由上述討論可知，應(yīng)用過采樣技術(shù)可以有效減小量化誤差，但是不可能會(huì)無限制地增加Ros，因此還需應(yīng)用噪聲整形技術(shù)。過采樣技術(shù)的基本思想是通過拓展頻譜將帶內(nèi)的誤差噪聲“稀釋”[6]，而噪聲整形是把帶內(nèi)的噪聲誤差移到高頻范圍內(nèi)。

3 Σ-Δ調(diào)制器主要電路設(shè)計(jì)

3.1 全差分放大器

選擇合適的放大器才能滿足積分器的需求，因?yàn)榉糯笃鲗Ψe分器的性能影響較大。放大器全部采用全差分結(jié)構(gòu)，這種結(jié)構(gòu)能夠有效地減小各種噪聲并增大輸出電壓擺幅。通過對傳統(tǒng)放大器進(jìn)行改良，此處設(shè)計(jì)一款性能更好的全差分放大器，它主要放大電路是采用OTA結(jié)構(gòu)，如圖3所示。

圖3 放大器中的OTA部分

圖中，兩個(gè)輸入端為N型溝道輸入對管，N型溝道比P型溝道輸入管的運(yùn)放增益大；頻率響應(yīng)的主極點(diǎn)在輸出端兩個(gè)PMOS管的漏端，非主極點(diǎn)在這兩個(gè)管子的源端。OTA結(jié)構(gòu)的前后分別連接應(yīng)用了gain-boost原理的電路，以此來提升放大器的輸出阻抗，從而提升放大電路的增益。在高增益的情況下，電路輸出的共模電平對器件失配很敏感，所以在電路的最后增加了共模反饋網(wǎng)絡(luò)CMFB來保證負(fù)載管的輸出共模電壓能夠盡量保持在理想的VCM電平上。采用這一方法進(jìn)行設(shè)計(jì)，不僅提高了放大器的增益、穩(wěn)定了共模信號，還能降低功耗。

在常溫27℃，電源電壓1.8V的條件下，對此改良后的放大器進(jìn)行AC交流仿真，得到的頻率特性如圖4所示。

圖4 放大電路頻率特性

從圖中可以看出放大器的增益帶寬積（GBW）為1.356MHz；增益降到0dB時(shí)，對應(yīng)的相位值約為70.3，因此該放大電路的相位穩(wěn)定裕度約為109.7。

3.2 量化器

一位量化器就相當(dāng)于一個(gè)比較器，多位量化器則用flash型ADC來充當(dāng)量化器[7]。量化器的位數(shù)直接決定了DAC的位數(shù)，位數(shù)太高會(huì)使DAC的線性度變差，并且會(huì)加重模數(shù)轉(zhuǎn)換器中對模擬部分設(shè)計(jì)的負(fù)擔(dān)。

根據(jù)全差分電路的特點(diǎn)，先將比較器的正負(fù)輸入端分別與積分器的正負(fù)輸出端連接，然后對全差分輸出信號進(jìn)行比較后再輸出數(shù)字信號?？紤]到ΣΔ型ADC的結(jié)構(gòu)需求，此處只討論一位量化器，設(shè)計(jì)電路如圖5所示。它是一種再生比較器結(jié)構(gòu)，其中負(fù)載MOS管采用交叉耦合的連接方式能夠使輸出信號很快達(dá)到所需電平。輸入管和負(fù)載管之間用時(shí)鐘來控制通路的導(dǎo)通和關(guān)閉，輸出端連接反相器來對電平進(jìn)行調(diào)整。

圖5 一位量化器設(shè)計(jì)電路

在常溫27℃、電源電壓為3 V的情況下，對V+端加以2V電壓，再對比較器進(jìn)行仿真，得到如圖6所示的實(shí)驗(yàn)結(jié)果。

圖6 比較器仿真結(jié)果

從圖中可以看出，當(dāng)V-端電壓上升到大于2V，即超過V+端電壓之時(shí)，輸出端將從高電平轉(zhuǎn)變?yōu)榈碗娖健?/p>

3.3 D觸發(fā)器

調(diào)制器除了內(nèi)部的模擬電路外，還需要在輸出端連接觸發(fā)器，以便和之后的數(shù)字部分相連接[8]。D觸發(fā)器的電路結(jié)構(gòu)及仿真結(jié)果如圖7、圖8所示。從圖8中可以看出，當(dāng)時(shí)鐘上升沿到來時(shí)，D觸發(fā)器的輸出跟上升沿到來之前的D端狀態(tài)相同。

圖7 D觸發(fā)器電路結(jié)構(gòu)

圖8 D觸發(fā)器仿真結(jié)果

3.4 一位DAC

除差分器、一位量化器、D觸發(fā)器之外，調(diào)制器的反饋回路還與一位DAC相連。它由開關(guān)組成，作用是將從量化器的輸出反饋回來的信號轉(zhuǎn)換為模擬信號，通過將此信號與模擬輸入端的信號進(jìn)行比較，選擇出合適的參考電壓。一位DAC因?yàn)榻Y(jié)構(gòu)簡單，也可以通過數(shù)字電路設(shè)計(jì)出來。

4 調(diào)制器的整體仿真

以12位Σ-Δ型ADC為例，采用上述結(jié)構(gòu)進(jìn)行電路模型仿真，得出的仿真電路結(jié)構(gòu)圖如圖9所示。可見，在由全差分放大器構(gòu)成的積分器的輸出端為正值的時(shí)鐘周期內(nèi)，D觸發(fā)器的輸出通過反饋向積分器的反向輸入端提供正電荷，進(jìn)而使得積分器的輸出電壓下降。反之，積分器的輸出電壓小于0時(shí)，積分器的輸出電壓上升。

圖9 調(diào)制器仿真電路

在積分器的同相輸入端和反向輸入端之間加入輸入信號，即在電路圖中運(yùn)算放大器的兩個(gè)輸入端之間加入一個(gè)幅值為1.8V、頻率為50kHz的正弦信號電壓源。當(dāng)輸入信號為交流信號時(shí)，得到積分器的VO1、VO2輸出端和D觸發(fā)器Q輸出端的仿真結(jié)果如圖10所示。

圖10 正弦輸入時(shí)輸出結(jié)果

為了更便于進(jìn)行傅里葉運(yùn)算，采樣點(diǎn)通常會(huì)選擇2N個(gè)，所以在12位Σ-Δ型ADC中采樣點(diǎn)選取了4096個(gè)。當(dāng)輸入為正弦信號時(shí)，仿真輸出波形如圖10所示?？梢园l(fā)現(xiàn)此時(shí)無法通過直接觀察仿真結(jié)果來評價(jià)轉(zhuǎn)換器性能好壞，若要利用tran仿真結(jié)果來判定轉(zhuǎn)換器的性能還要借助calculator中的“dft”函數(shù)，對輸出數(shù)據(jù)進(jìn)行函數(shù)處理。

D觸發(fā)器的Q輸出端在經(jīng)過“dft”函數(shù)處理后的局部功率譜如圖11所示。從圖中可以清楚看出sigma-delta型ADC的噪聲存在整形特性。

圖11 輸出結(jié)果的功率譜

5 結(jié)束語

Σ-Δ型ADC的模擬部分雖然比其他類型ADC的模擬部分有所簡化，但其對轉(zhuǎn)換器精度提升方面來說是非常重要的。在對原有的Σ-Δ型調(diào)制器理論基礎(chǔ)上加以創(chuàng)新，設(shè)計(jì)出了高增益全差分電路以及性能更好的量化器，并且對調(diào)制器進(jìn)行整體仿真。從仿真結(jié)果中可以看出其表現(xiàn)符合預(yù)期，完全適用于高精度ADC的研究。