鐘都都，張偉科 ，馬 嘯 ，萬桂斌 ，曾 值 ，高 巖

(1.火箭軍研究院，北京 100096； 2.中國運載火箭技術(shù)研究院，北京 100076)

0 引言

在軍事和保密應(yīng)用中，抗干擾能力和隱蔽性是更受重視的能力。擴(kuò)頻通信(Spread Spectrum Communications)技術(shù)長期受到青睞[1-2]。通過以各種不同方式將數(shù)字通信信號的帶寬擴(kuò)展到遠(yuǎn)遠(yuǎn)高于信息傳輸速率的頻帶上，擴(kuò)頻通信以犧牲頻帶利用率為代價，獲得了擴(kuò)頻增益(Spreading Gain)，因此能夠?qū)箚我簟⑹釥詈驼瓗У榷鄠€類型的同頻干擾，并可將自身淹沒于偵測機(jī)噪聲基底之下，從而達(dá)到降低被發(fā)現(xiàn)概率的效果[3]。最具有代表性的兩種擴(kuò)頻技術(shù)是直接序列擴(kuò)頻(DSSS,direct sequence spread spectrum)和跳頻(FH,frequency hopping)。

跳頻是將低速、窄帶的信息數(shù)據(jù)流調(diào)制在快速切換中心頻率的載波上，從而實現(xiàn)擴(kuò)展頻譜、降低發(fā)射譜密度的目標(biāo)[4-6]。跳頻發(fā)射機(jī)依靠某個偽隨機(jī)跳頻碼來作為頻率快速切換的依據(jù)；接收機(jī)的本振以相同跳頻碼作為指導(dǎo)，并按照與發(fā)送端同步進(jìn)行頻率跳變，保持收發(fā)之間跳頻頻率始終對準(zhǔn)，得到基帶或中頻解跳輸出；后續(xù)的信號處理流程和常規(guī)調(diào)制解調(diào)沒有區(qū)別。跳頻通信體制因高躲避性和抗截獲性能，在軍事、保密應(yīng)用、無人設(shè)備和低軌衛(wèi)星等通信系統(tǒng)中有廣泛的前景。

跳擴(kuò)頻系統(tǒng)由于帶寬大，實現(xiàn)時往往采用內(nèi)部集成頻點切換、下變頻和濾波功能的射頻前端AD，再將解跳后的數(shù)據(jù)送入后端數(shù)字處理器(如FPGA)處理。但由于射頻模擬前端本振不靈活、開關(guān)速度慢等問題，給射頻前端頻率切換時間和內(nèi)部邏輯提出了更高的設(shè)計難度[7-9]。

隨著FPGA邏輯資源和運算速度的提高，并且FPGA內(nèi)部DDS頻點按FPGA時鐘高速切換特性可以適用于快速跳頻解跳處理，DDS控制核也可以精確配置DDS的相位初值。射頻模擬前端全帶寬數(shù)字采樣，軟件無線電平臺實現(xiàn)多頻點下變頻功能加快捕獲處理速度的跳頻通信系統(tǒng)為更優(yōu)選擇。然而因采樣帶寬大、瞬時有效信號帶寬小，在軟件無線電平臺內(nèi)部下變頻后，需要對采樣數(shù)據(jù)信號進(jìn)行抽取處理再傳遞給后續(xù)同步算法模塊，這種模式對于數(shù)據(jù)預(yù)處理算法(如濾波和抽取)帶來更高的要求，同時由抽取算法造成混疊干擾或者帶外干擾無法忽視[10-12]。

抗干擾濾波器組通用的實現(xiàn)辦法是采用FIR技術(shù)，但達(dá)到高階抑制度抽頭系數(shù)極高，實現(xiàn)資源復(fù)雜度高。對于相同的設(shè)計，IIR濾波器所需的階數(shù)遠(yuǎn)遠(yuǎn)小于FIR濾波器，因此時域IIR濾波器濾波是很好選擇，但是需克服非線性帶來的失真影響[12-14]。

本文分析全帶寬采樣相干跳頻體制，基于抗混疊干擾需求，分析各種典型干擾的影響，針對降低資源的需求，設(shè)計一種基于IIR濾波器的抗混疊干擾模塊，并針對其非線性特點設(shè)計處理補償模塊。最后，給出了基于IIR全帶寬采樣相干跳頻體制的對比仿真及實測結(jié)果作為算法的驗證。

1 相干跳頻同步算法模型

1.1 跳頻發(fā)射信機(jī)原理及建模

本文在低軌衛(wèi)星通信背景下，研究寬帶FFH-DS體制實現(xiàn)通信信號傳輸，其中重點研究物理層接收算法中的快速捕獲技術(shù)和頻偏與偽碼相位精確跟蹤技術(shù)。其發(fā)射機(jī)示意框圖如圖1所示。

圖1 FFH-DS發(fā)射框圖

Tsend(t)=AS(t)D(t)cos(2π(fk+fc+fr)t+φk)

(1)

其中:A為信號幅度；S(t)為符號信息；符號信息包含兩種信息序列：捕獲同步全1信息序列以及有效數(shù)據(jù)隨機(jī)±1序列；D(t)為偽碼直接擴(kuò)頻序列；fk為跳頻圖案控制的跳頻載波頻率，fc為中頻載波，fr為射頻Ku波段載波，φk為載波初始相位。

為了提升寬帶FFH-DS系統(tǒng)性能，接收端采取相干跳擴(kuò)頻體制可提升信噪比。因此，發(fā)送端跳頻載波頻點切換時刻相位應(yīng)保證連續(xù)，即兩個跳頻時隙之間不突變。如在時刻為N時，跳頻頻率從fk-1跳變到fk，下一個時刻頻率fk的初相位φk與fk-1頻點的相位關(guān)系是：

φk=2π(fk-1+fc+fr)N+φk-1

(2)

(3)

為便于寬帶FFH-DS信號的捕獲，發(fā)送信號擬采取兩種跳頻圖案。同步全1序列，用第一種跳頻圖案(8跳)傳輸同步信息，接收端完成信號捕獲；有效數(shù)據(jù)±1序列，用第二種跳頻圖案(128跳)來傳輸有效數(shù)據(jù)信息，接收端完成偽碼跟蹤等功能。兩種信息的區(qū)別有兩點：8跳頻點同步頭信息為全1序列，本身不帶調(diào)制信息；128跳頻點有效數(shù)據(jù)信息為有效信息(1、0隨機(jī))，可傳輸遙控指令、用戶自定義有效數(shù)據(jù)；捕獲同步信息由于寬帶FFH-DS捕獲算法的需求，每符號由8個固定頻點等時隙傳輸，即f1f2f3f4f5f6f7f8…f1f2f3f4f5f6f7f8順序；有效信息每符號則由128頻點等時隙傳輸。

1.2 跳頻接收信機(jī)原理及建模

跳頻通信系統(tǒng)中，通信雙方約定跳頻圖案，以多種頻率傳輸不同符號，以此增強(qiáng)信號魯棒性，且跳速越高抵抗跟蹤式干擾的能力越強(qiáng)。所以在符號速率和跳頻點數(shù)不變的情況下，擴(kuò)頻比與帶寬和抗干擾能力成正相關(guān)。傳統(tǒng)的跳頻同步算法架構(gòu)如圖2所示,射頻內(nèi)部集成頻點切換及下變頻功能。

圖2 傳統(tǒng)跳頻同步算法實現(xiàn)架構(gòu)

射頻前端采樣信號，經(jīng)解跳、濾波后傳遞給軟件無線電平臺，在軟件無線電平臺內(nèi)部經(jīng)過匹配濾波等同步處理算法，解出有效信息。本架構(gòu)對于射頻前端頻點切換速度、內(nèi)部邏輯提出了更高的設(shè)計難度，所以本文設(shè)計如圖3所示的相干跳頻同步結(jié)構(gòu)。

圖3 寬帶采樣跳頻同步算法實現(xiàn)架構(gòu)

跳頻同步架構(gòu)為：射頻前端寬帶采樣全部頻點信號r(n)，傳遞給FPGA得解跳信號s(n)、經(jīng)過抗干擾濾波sm(n)、抽取和匹配濾波、最后輸入給同步算法解出有效信息d(n)。

針對本文跳頻同步模型，抗干擾濾波器的描述如下：

設(shè)解跳信號為：

s(n)=r(n)ci(n)

(4)

其中:r(n)為采樣信號，ci(n)為多頻點的跳頻載波。

抽取倍數(shù)為N，則抽取后信號為：

s(n)′=s(Nn)

(5)

傅里葉表達(dá)式為:

(6)

其中:N倍抽取即將解跳信號在頻譜上以2π/N為間隔做周期延拓。

設(shè)基帶信號最高頻率為fc,干擾最高頻率fj，采樣率fs，且通常fj>fc，若干擾信號Nfj>fs，則有效帶寬之外的干擾會被混疊進(jìn)有效帶內(nèi)造成干擾，Nfj

針對于抗干擾濾波器的類型選擇描述如下：若跳頻同步算法抗混疊干擾濾波器選取FIR濾波器，傳遞給同步算法模塊的信號為：

Sm1(n)=s(n)′*hf(n)*hm(n)

(7)

其中：hf(n)為FIR抗混疊濾波器，hm(n)為匹配濾波器，且hf(n)*hm(n)為恒參信道。

若跳頻抗混疊干擾濾波器選取IIR高阻帶抑制度濾波器，傳遞給同步算法模塊的信號為：

Sm2(n)=s(n)′*hi(n)*hm(n)

(8)

其中:hi(n)為IIR抗混疊濾波器，hm(n)為匹配濾波器,hi(n)*hm(n)不是恒參信道。

跳頻PSK調(diào)制的相干接收前提是建立在確知信號基礎(chǔ)上，若算法引入非線性信道，需要估計非線性特性進(jìn)而補償成為恒參信道，因此基于IIR濾波技術(shù)的相干跳頻抗混疊干擾濾波器若滿足相干接收條件需要加入線性補償信道h△(n)，且滿足：

hf(n)*hm(n)=k(hi(n)*hm(n)*h△(n))

(9)

其中:k是比例因子。

所以本文IIR技術(shù)傳遞給同步模塊的輸入信號為確知信號Sm3(n)。

Sm3(n)=s(n)′*hi(n)*hm(n)*h△(n)

(10)

本文由相干接收機(jī)誤碼率公式：

(11)

其中:Eb是碼元能量，n0是噪聲功率譜密度?？梢苑抡婊贗IR濾波技術(shù)的抗干擾跳頻同步算法性能和FIR跳頻系統(tǒng)的對比結(jié)果。

1.3 典型干擾及建模

跳擴(kuò)頻體制中常見干擾的有單音、窄帶、寬帶、頻率跟隨式干擾。其中，頻率跟隨式干擾的干擾生效應(yīng)該要滿足干擾機(jī)在干擾橢圓內(nèi)，并且滿足干擾機(jī)到發(fā)射機(jī)和接收機(jī)的距離之和滿足小于等于收發(fā)機(jī)之間的距離加上跳頻周期減去干擾機(jī)反應(yīng)時間的時間差乘以速度，即：

d1+d2≤L+(T-Tj)υ

(12)

其中:d1是干擾機(jī)到發(fā)射機(jī)距離，d2干擾機(jī)到接收機(jī)距離，L是收發(fā)信機(jī)距離，υ為傳播速度，T是跳頻周期，Tj是干擾機(jī)反應(yīng)時間。

當(dāng)干擾機(jī)的反應(yīng)速度低于跳頻速率時，即時，干擾橢圓不存在，無論干擾機(jī)位置如何，也不會對于跳頻通信產(chǎn)生頻率跟隨式干擾。通常干擾機(jī)的處理時間為毫秒級別，所以當(dāng)<1 ms時，即跳速大于1 000 Hop/s即可滿足抗跟隨式干擾要求，因此跟隨式干擾對于寬帶快跳FFH-DS系統(tǒng)無作用，所以下面只對單音干擾、窄帶干擾和寬帶干擾建模。

1)單音干擾建模：

傳輸鏈路信道中存在多種電磁干擾，接收端接收的信號通常是原始信號與各種干擾信號疊加得到的復(fù)合信號，這會導(dǎo)致原始信號失真。因此對于衛(wèi)星通信系統(tǒng)中的研究中，電磁干擾信號的分析和模擬對提高通信系統(tǒng)的可靠性有很大的幫助。其中，常見的典型干擾為窄帶、單音和寬帶干擾。

單音干擾是指具有對某一單一特定頻點有壓制性的干擾類型，單音干擾的數(shù)學(xué)表達(dá)式為：

J(t)=Acos(2πft+φ)

(13)

其中:A表示單音干擾信號的幅度，單音干擾產(chǎn)生方便，其仿真圖如圖4所示。

圖4 單音干擾信號的時域波形和頻譜

2)窄帶干擾建模:

窄帶干擾，其頻譜通常集中在較窄的頻率范圍，再頻域表現(xiàn)出一定的尖峰。其表達(dá)式為:

(14)

其中:L表示單頻干擾分量的個數(shù)，Al、fl、φl分別為窄帶干擾的第個單頻分量的幅度、頻率和初始相位。

3)寬帶干擾建模:

寬帶干擾是指對通信系統(tǒng)傳輸?shù)念l譜進(jìn)行干擾，實現(xiàn)的基本原理是確定通信系統(tǒng)的最大和最小頻點，然后在最小頻點到最大頻點之間施加干擾信號。

假設(shè)干擾機(jī)的總功率為，最大干擾頻點和最小干擾頻點的差值為，則干擾功率譜密度可以表示為:

(15)

寬帶干擾也可以看作一種干擾到通信系統(tǒng)的最大和最小頻點的窄帶干擾。常見的寬帶干擾為寬帶噪聲干擾。其時域波形和頻譜為圖6展示的是一種寬帶干擾波形與頻譜。其頻譜與波形與窄帶干擾類似。

圖5 窄帶干擾信號的時域波形和頻譜

圖6 寬帶干擾信號的時域波形和頻譜

2 抗干擾濾波器設(shè)計與優(yōu)化

2.1 多頻點并行抗混疊與抽取算法推導(dǎo)

為接收寬帶FFH-DS信號并進(jìn)行后續(xù)算法處理，AD采樣率應(yīng)滿足奈奎斯特采樣定理，采樣率。因此系統(tǒng)設(shè)計采樣率應(yīng)大于信號最高頻率的兩倍，采樣信號為N倍過采樣數(shù)據(jù)(相對比偽碼速率)。

跳頻捕獲算法目的之一是完成收發(fā)偽碼相位的粗同步，通常滿足精度即可滿足后續(xù)環(huán)路的牽引誤差。因此，捕獲前數(shù)據(jù)預(yù)處理模塊只需要數(shù)據(jù)，因此對接收信號解跳后應(yīng)進(jìn)行抽取處理。而抽取算法不能忽略瞬時有效帶寬以外的帶外干擾和抽取算法帶來的混疊干擾，尤其是被干擾頻點功率很大時造成的混疊干擾會惡化捕獲信噪比，所以在同步信號處理之前加上一級高阻帶抑制度的抗干擾濾波器十分必要。

AD采樣后算法處理流程為：中頻下變頻后的基帶信號r(n)經(jīng)過定頻下變頻解跳(多頻點并行下變頻解跳，這里以其中一個頻點為例)再經(jīng)過抗混疊干擾濾波算法與抽取算法得到輸出信號rd(n)。由于抽取帶來的混疊影響信號可靠性，所以抗混疊干擾濾波算法的設(shè)計是關(guān)鍵。下面說明由抽取算法帶來的混疊干擾產(chǎn)生原理設(shè)輸入信號為：

r(n)=r(t)|t=nTs

(16)

抽取倍數(shù)為N，則抽取后信號為:

y(n)=r(Nn)

(17)

抽取后信號的傅里葉表達(dá)式為:

(18)

從頻域表達(dá)式知，時域的N倍抽取是將y(n)信號在頻譜上以2π/N為間隔做周期延拓。設(shè)信號最高頻率為fc,原始采樣率為fs，若Nfc>fs則有效帶寬之外的干擾會被混疊到有效帶寬內(nèi)成為干擾。對于本系統(tǒng)，當(dāng)某一頻點解跳后抽取時，其余頻點信息在相應(yīng)時隙會被折疊進(jìn)入有效帶內(nèi)造成混疊干擾。此外，帶外干擾會對其余頻點造成影響，所以需要高阻帶抑制度的濾波算法。

2.2 抗混疊濾波器原理和結(jié)構(gòu)設(shè)計

為了保證干擾被濾除干凈，并且保證濾波器不會信號造成影響，應(yīng)該選取阻帶抑制度高、帶內(nèi)平坦的抗混疊干擾濾波器。

濾波算法常見的設(shè)計方法是FIR濾波器或者IIR濾波器。FIR數(shù)字濾波器的單位沖激響應(yīng)h(n)有限長,系統(tǒng)函數(shù)H(z)在|z|處收斂，在|z|>0處只有零點，且所有的極點都在z=0處，結(jié)構(gòu)為非遞歸型，不含輸出到輸入的反饋。其表達(dá)式為:

(19)

FIR濾波器常見的基本結(jié)構(gòu)有直接型結(jié)構(gòu)和級聯(lián)型結(jié)構(gòu)。與直接型結(jié)構(gòu)相比，級聯(lián)型結(jié)構(gòu)可以方便地調(diào)整零點，每個一階網(wǎng)絡(luò)控制一個零點，每個二階網(wǎng)絡(luò)控制一對零點，因此級聯(lián)型結(jié)構(gòu)可用于需要對系統(tǒng)零點進(jìn)行控制的系統(tǒng)。級聯(lián)型結(jié)構(gòu)的系數(shù)比直接型多，系統(tǒng)分解的因子較多，所以需要的乘法器資源越多。當(dāng)FIR濾波器階數(shù)較高時，不易進(jìn)行因式分解，因此在高階FIR濾波器設(shè)計時，通常采用直接型結(jié)構(gòu)IIR數(shù)字濾波器的單位沖激響應(yīng)h(n)是無限長的，傳遞函數(shù)H(z)在z平面上存在極點，含有輸出到輸入的反饋回路，在結(jié)構(gòu)上是遞歸的。

無限長單位脈沖響應(yīng)系統(tǒng)函數(shù)為：

(20)

根據(jù)系統(tǒng)函數(shù)，抗干擾濾波器實現(xiàn)結(jié)構(gòu)選取級聯(lián)型IIR模型，即根據(jù)IIR階數(shù)分為若干個基本節(jié)。每一個基本節(jié)除零極點需獨立調(diào)整外其他部分一致，便于模塊復(fù)用，且級聯(lián)型占用存儲單元較少，利于工程實現(xiàn)[14-16]。IIR模型基本節(jié)差分方程為：

y(n)=b0x(n)+b1x(n-1)+

b2x(n-2)-a1y(n-1)-a2y(n-2)

(21)

抗干擾濾波器組和基本節(jié)實現(xiàn)結(jié)構(gòu)如圖7～8所示。

圖7 級聯(lián)型IIR示意圖

圖8 二階節(jié)示意圖

在同樣參數(shù)下，F(xiàn)IR濾波器階數(shù)比IIR濾波器階數(shù)高出一個量級，在過渡帶兩者區(qū)別也不明顯，所以在資源占用角度考慮IIR具備低復(fù)雜度的設(shè)計優(yōu)勢。

從單路到多路并行解跳需要并行抗混疊濾波器設(shè)計，這使得需要的資源成倍增加。所以IIR濾波算法更適用低復(fù)雜度并行抗混疊濾波算法的設(shè)計。對于常見的IIR濾波器，本文比較了常見的巴特沃斯IIR濾波器與切比雪夫二型濾波器性能，同樣參數(shù)的IIR濾波器不同類型幅頻響應(yīng)與相頻響應(yīng)如圖9～10所示。

圖9 巴特沃斯幅頻/相頻響應(yīng)

圖10 切比雪夫二型幅頻/相頻響應(yīng)

對比中兩種濾波器的設(shè)計，盡管巴特沃斯型濾波器具有近似的線性相位，但所需階數(shù)較高，切比雪夫二型階數(shù)少更適合低復(fù)雜度設(shè)計。但是由于IIR存在非線性相位的特點，所以對于本系統(tǒng)設(shè)計的IIR濾波器的固定相位特性應(yīng)該補償，應(yīng)分析非線性相位補償?shù)脑O(shè)計與對比。

2.3 非線性相位補償原理

由于本系統(tǒng)參數(shù)信息固定，因此濾波器設(shè)計帶寬、過渡帶和阻帶抑制度都確知。因此基于多階IIR抗混疊濾波算法的零極點參數(shù)可以由MATLAB工具中的FDATOOL直接設(shè)計，將設(shè)計好的系數(shù)直接導(dǎo)入FPGA中作為IIR濾波器系統(tǒng)參數(shù)即可。但由于IIR濾波器自身存在非線性相位的特點會對信號產(chǎn)生畸變，造成信號能量損失，跳頻系統(tǒng)經(jīng)過IIR濾波后需非線性補償準(zhǔn)確估計相位延遲才滿足相干接收條件。因此本節(jié)推導(dǎo)IIR非線性相位補償，并根據(jù)系統(tǒng)參數(shù)設(shè)計合適的低階相位補償濾波器。

設(shè)信息序列為:

(22)

其中:wi表示跳頻圖案，φ表示各個頻點固定的初始相位。接收端抗干擾模塊的輸入信號為:

r(n)=s(n)+n(n)+J(n)

(23)

其中:n(n)為加性高斯白噪聲，J(n)為干擾?？紤]到折疊干擾和帶外干擾，若引入FIR濾波器:

(24)

經(jīng)過濾波輸出信號:

Y(z)=R(z)H(z)

(25)

FIR為線性相位系統(tǒng)，所以輸入信號經(jīng)過濾波系統(tǒng)，只改變相位和幅度。即經(jīng)過濾波器的輸出:

(26)

其中:KFA是幅值系數(shù)，KF是群時延。又因為FIR線性相位系統(tǒng)濾波器群時延公式為:

對于IIR非線性相位系統(tǒng),輸入信號經(jīng)過濾波系統(tǒng)后，輸出信號結(jié)果為：

(27)

(28)

否則，相位隨機(jī)的接收信號采用非相干的方法接收，損失信噪比。

2.4 基于最小二乘法的非線性補償模塊設(shè)計

級聯(lián)純相位補償?shù)娜ňW(wǎng)絡(luò)是通用的處理辦法，但為降低FPGA實現(xiàn)的資源復(fù)雜度，全通網(wǎng)絡(luò)可以被等效查找表替換。IIR相位特性為非線性，但是可以按照最小二乘法準(zhǔn)則將其對應(yīng)的頻點非線性曲線進(jìn)行估計[18-20]。

設(shè)離散點為(x1,y1), (x2,y2)，(x3,y3)，(xm,ym)。假定擬合參數(shù)為k階，則估計曲線表達(dá)式

Y=a1xk-1+…+ak-2x2+ak-1x+b0

(29)

(30)

對于IIR的相頻特性曲線，取若干特殊離散的點，設(shè)定擬合階數(shù)，將離散的點構(gòu)造出解析函數(shù)，優(yōu)選出誤差平方和E2最小的結(jié)果。設(shè)計步驟如下：利用MATLAB調(diào)用polyfit函數(shù)擬合最優(yōu)曲線公式。再由擬合曲線公式估計跳頻圖案中各個頻率對應(yīng)的相位Td；在跳頻點切換時順次補償(2π-Td)延遲時間，保證跳頻圖案切換時不會受到其他頻點干擾，后續(xù)同步算法不會有能量損失。在軟件無線電平臺實現(xiàn)上可將跳頻圖案對應(yīng)的各個頻點相位和延遲時間存入查找表，便于模塊化更新與替換。

3 基于IIR抗混疊濾波器的跳頻同步的仿真

本文借助MATLAB仿真基于IIR的全帶寬采樣相干跳頻同步算法的性能與純FIR的全帶寬采樣相干跳頻同步算法的性能對比。

本文matlab平臺設(shè)計基于IIR的全帶寬采樣相干跳頻同步算法，與FIR帶寬采樣相干跳頻相干跳頻同步算法設(shè)計指標(biāo)如表1。

表1 指標(biāo)項

在無干擾的情況下，測試FIR跳頻同步、IIR跳頻同步、IIR非線性補償同步誤碼率性能，曲線如圖11所示。

圖11 FIR、IIR、IIR補償3個跳頻同步系統(tǒng)在EsN0從0到9 dB范圍內(nèi)誤碼率仿真

在窄帶40 dB(5%帶寬)干擾的情況下，測試FIR相干跳頻同步、IIR相干跳頻同步、IIR非線性補償相干跳頻同步誤碼性能，性能如圖12所示。

圖12 FIR、IIR、IIR補償系統(tǒng)3個跳頻同步系統(tǒng)在EsN0從0到9 dB范圍內(nèi)40 dB窄帶干擾下的誤碼率仿真

在寬帶30 dB干擾的情況下，測試FIR跳頻同步、IIR相干跳頻同步、IIR非線性補償相干跳頻同步誤碼性能，性能如圖13所示。

圖13 FIR、IIR、IIR補償系統(tǒng)3個跳頻同步系統(tǒng)在EsN0從0到9 dB范圍內(nèi)30 dB寬帶干擾下的誤碼率仿真

從仿真可知，F(xiàn)IR全帶寬采樣相干跳頻同步與IIR全帶寬采樣相干跳頻同步性能測試結(jié)果近似一致。

4 結(jié)束語

為構(gòu)建寬帶跳擴(kuò)頻收發(fā)信機(jī)模型，本文提出全帶寬采樣相干跳頻抗干擾技術(shù)，針對抽取帶來的混疊干擾，采取以IIR+非線性補償算法為抗混疊和帶外干擾的抗干擾手段，保證在誤碼性能不降低的前提下，減小相對于FIR抗混疊濾波器的實現(xiàn)復(fù)雜度。相比于射頻模擬前端內(nèi)部多頻點下變頻的跳頻技術(shù)，具有更強(qiáng)的抗干擾能力和高度靈活的跳頻圖案，有效提高了跳頻技術(shù)的應(yīng)用性能。