蔣紅果，王業(yè)泰

（1 中車南京浦鎮(zhèn)車輛有限公司， 南京 210031；2 南京中車浦鎮(zhèn)海泰制動設(shè)備有限公司， 南京 211800）

我國高速鐵路近年來蓬勃發(fā)展，而列車通信網(wǎng)絡(luò)（TCN）作為動車組核心技術(shù)之一成為了研究的熱門問題。TCN 的層次結(jié)構(gòu)被IEC 61375 標(biāo)準(zhǔn)分成了絞線式列車總線（WTB）和多功能車輛總線（MVB）兩級總線，MVB 用于連接車輛內(nèi)部各種設(shè)備，是將位于車輛中的標(biāo)準(zhǔn)設(shè)備連接到TCN 上的一種總線［1］。對于列車系統(tǒng)運(yùn)行的可靠性和實時控制等要求MVB 均可滿足，是標(biāo)準(zhǔn)數(shù)據(jù)的傳輸載體，無論是控制信息還是乘客服務(wù)信息，均能可靠地在列車上交換數(shù)據(jù)和傳輸數(shù)據(jù)［2］。

目前，對MVB 數(shù)據(jù)幀的采集、解碼和分析方面的研究，都是在MVB 數(shù)據(jù)的基礎(chǔ)上實現(xiàn)總線分析，其分析的都是MVB 數(shù)據(jù)幀信息，并未將MVB數(shù)據(jù)進(jìn)行實時性的存儲，對設(shè)備的線下維護(hù)和檢修造成諸多不便［3-6］。因此，建立一個既能實時對MVB 數(shù)據(jù)進(jìn)行存儲又能將MVB 數(shù)據(jù)實時且可靠地傳送到上位機(jī)的系統(tǒng)，實現(xiàn)司機(jī)室對數(shù)據(jù)實時監(jiān)視的同時為數(shù)據(jù)的安全性提供保障，且可為線下檢修維護(hù)提供大量的數(shù)據(jù)基礎(chǔ)具有重要意義。

文中在深入理解嵌入式系統(tǒng)原理、MVB 總線和IEC 61375 協(xié)議的基礎(chǔ)上，分析了MVB 的通信協(xié)議，提出了一種基于嵌入式系統(tǒng)MVB 數(shù)據(jù)實時監(jiān)控程序和數(shù)據(jù)時序分析程序的設(shè)計方案，測試了MVB 數(shù)據(jù)采集、過程數(shù)據(jù)主幀與基本周期的識別以及MVB 周期輪詢表的解析等模塊功能的實現(xiàn)情況，驗證了設(shè)計方案的正確性。

1 MVB 概述

MVB 是將位于同一或不同車輛中的各種標(biāo)準(zhǔn)內(nèi)設(shè)備連接到TCN 上的一種總線，MVB 總線協(xié)議主要分為2 個部分：過程變量協(xié)議與消息協(xié)議。變量服務(wù)主要傳輸具有固定傳輸周期和傳輸延遲的終端數(shù)據(jù)，其包括應(yīng)用層接口（AVI）和數(shù)據(jù)鏈路層接口（LPA）；消息服務(wù)主要傳輸長度不定、不緊迫、不頻繁、發(fā)送時延必須短但允許變化的數(shù)據(jù)，其包括應(yīng)用層接口（AMI）和數(shù)據(jù)鏈路層接口（LMA）。

MVB 報文主要由主幀和從幀2 部分構(gòu)成，并分為消息數(shù)據(jù)報文、過程數(shù)據(jù)報文和監(jiān)視數(shù)據(jù)報文3 種類型［7］。MVB 的控制方式為單一的總線主控制，規(guī)定可以存在多個主設(shè)備，但在同一時刻只能有1 個主設(shè)備擁有控制權(quán)，其遵循確定的機(jī)制在能夠成為主設(shè)備的設(shè)備間輪流給予控制權(quán)［8］。主設(shè)備將1 個輪回周期劃分4 個時間片，該輪回周期稱為“基本周期”，由周期相、監(jiān)視相、事件相和保護(hù)相組成。主設(shè)備在周期相內(nèi)輪詢周期數(shù)據(jù)。周期輪詢表的構(gòu)成有如下幾點規(guī)則：通過特征周期對周期數(shù)據(jù)進(jìn)行分類；在1 個循環(huán)中，把具有相同特征周期的周期性數(shù)據(jù)編成1 組，其組名用其特征周期為基本周期的倍數(shù)表示；1 個宏循環(huán)是由1 個宏周期內(nèi)的所有循環(huán)組成，如果特征周期為1 ms時，則其為1 024 個基本周期［9］。在1 個基本周期中也可將監(jiān)視相、事件相和保護(hù)相稱作偶發(fā)相，偶發(fā)相傳送的是監(jiān)視數(shù)據(jù)和消息數(shù)據(jù)，處于2 個周期相之間。

2 MVB 數(shù)據(jù)實時監(jiān)控和時序分析設(shè)計

2.1 MVB 數(shù)據(jù)實時采集功能

MVB 數(shù)據(jù)監(jiān)控程序完成的功能主要為：嵌入式系統(tǒng)通過USB 讀取FPGA 解析好的MVB 數(shù)據(jù)，并轉(zhuǎn)換為十六進(jìn)制，為后續(xù)存儲數(shù)據(jù)、處理數(shù)據(jù)和上位機(jī)觀察數(shù)據(jù)提供方便；嵌入式系統(tǒng)將轉(zhuǎn)碼后的MVB 數(shù)據(jù)存儲到以系統(tǒng)時間命名的文本文件中，方便后續(xù)數(shù)據(jù)時序分析程序進(jìn)行數(shù)據(jù)分析以及停車離線檢修維護(hù)時的數(shù)據(jù)收集統(tǒng)計；將嵌入式系統(tǒng)和上位機(jī)設(shè)置為同一網(wǎng)段，嵌入式系統(tǒng)建立UDP 服務(wù)器端，將轉(zhuǎn)換后的MVB 鏈路層數(shù)據(jù)通過以太網(wǎng)接口發(fā)送至上位機(jī)；將數(shù)據(jù)讀取模塊、數(shù)據(jù)存儲模塊、數(shù)據(jù)轉(zhuǎn)發(fā)模塊設(shè)置為多線程，并通過信號量控制線程的運(yùn)行順序以及線程間數(shù)據(jù)的同步與互斥問題。具體系統(tǒng)架構(gòu)如圖1 所示。

圖1 系統(tǒng)架構(gòu)

使用Linux 系統(tǒng)中基于libusb 庫的USB 文件系統(tǒng)的驅(qū)動開發(fā)，并將其應(yīng)用到嵌入式系統(tǒng)中以提高程序開發(fā)效率。文中結(jié)合設(shè)備描述符、配置描述符、接口描述符和端點描述符的結(jié)構(gòu)體，使用libusb 的API 函數(shù)，實現(xiàn)數(shù)據(jù)采集的功能。使用libusb 的API 接口函數(shù)從USB 讀出數(shù)據(jù)的流程如圖2 所示。

圖2 使用libusb 的API 函數(shù)讀取數(shù)據(jù)流程

另外，嵌入式系統(tǒng)通過USB 接口與FPGA 通信，傳輸鏈路層數(shù)據(jù)，為保證數(shù)據(jù)傳輸?shù)膶崟r性，對鏈路層數(shù)據(jù)傳輸時間進(jìn)行分析計算。

通過分析計算，MVB 相鄰2 組主幀傳輸最短時間間隔為47 μs。因為在FPGA 端用于暫存1 組主從幀數(shù)據(jù)的RAM 容量為320 bits，為保證幀數(shù)據(jù)通過USB 傳輸?shù)膶崟r性，必須在47 μs 內(nèi)將320 bits的數(shù)據(jù)傳輸完畢，則滿足要求的MVB 最小傳輸速率為6.8 Mbps。對文中設(shè)計的USB 模塊進(jìn)行數(shù)據(jù)采集速率測試，經(jīng)試驗測試求得數(shù)據(jù)采集模塊最大傳輸速率為26.7 Mbps，則該模塊滿足實時性要求。

2.2 MVB 鏈路層數(shù)據(jù)時序分析

MVB 數(shù)據(jù)時序分析程序完成的功能主要為：將存儲在文件中的MVB 數(shù)據(jù)讀出并進(jìn)行整理；通過FPGA 封裝后的MVB 數(shù)據(jù)格式，進(jìn)行MVB 幀數(shù)據(jù)的識別，通過F 代碼來判斷過程數(shù)據(jù)和基本周期，并跳過從幀數(shù)據(jù)；使用KMP 算法解析出MVB周期輪詢表，并將其保存到新的文件中。

（1）MVB 幀數(shù)據(jù)篩選和周期識別

MVB 報文經(jīng)過FPGA 將其重新封裝后傳送至USB，其數(shù)據(jù)傳輸格式如圖3 所示。

圖3 USB 數(shù)據(jù)傳輸格式

由于數(shù)據(jù)在重新封裝過后具有固定的識別碼幀頭，所以程序?qū)σ痪S數(shù)組read_buffer 使用strstr（）函數(shù)檢測“55AADD”字符串首次出現(xiàn)的地址，將其值賦給指針p。可以根據(jù)主幀的第1 位數(shù)據(jù)F 代碼，即指針（p+8）的值來判斷其數(shù)據(jù)類型。另外，為防止從幀數(shù)據(jù)中也含有連續(xù)的“55AADD”的數(shù)據(jù)導(dǎo)致strstr（）函數(shù)誤識別為幀頭數(shù)據(jù)，程序在識別完一條報文并進(jìn)行處理后會根據(jù)數(shù)據(jù)類型將指針p 跳過其從幀數(shù)據(jù)。而不同F(xiàn) 代碼的MVB 報文長度又不相同［10］，所以必須針對不同的F 代碼來判斷指針p 需要跳過的字符數(shù)。

本程序使用switch（）選擇語句，針對過程數(shù)據(jù)，對其主幀進(jìn)行存儲后再跳過相應(yīng)的字符數(shù)，反之不進(jìn)行存儲直接跳過相應(yīng)字符數(shù)。在跳過相應(yīng)的字符數(shù)后，從指針p 的位置繼續(xù)使用strstr（）函數(shù)，來查找后續(xù)的幀頭，直到其返回為空值說明報文識別完畢。

此外，利用一維數(shù)組counter 記錄出現(xiàn)偶發(fā)相即非過程數(shù)據(jù)前的MVB 主幀的位置，以此來記錄不同的基本周期中存在的主幀數(shù)目。識別過程數(shù)據(jù)主幀和MVB 基本周期的流程如圖4 所示。

圖4 識別過程數(shù)據(jù)主幀和基本周期流程

（2）基于KMP 算法的周期輪詢表的解析

通過比較KMP 算法和暴風(fēng)算法，文中選擇效率更高的KMP 算法。對于KMP 算法的應(yīng)用，其可以延伸到計算一組字符串的最小循環(huán)節(jié)的問題。而計算MVB 周期輪詢表的本質(zhì)就是計算MVB 過程數(shù)據(jù)的主幀數(shù)據(jù)的最小循環(huán)節(jié)。解析周期輪詢表流程如圖5 所示。

圖5 解析MVB 周期輪詢表流程

其中，通過將儲存在二維數(shù)組tmp 中的MVB過程數(shù)據(jù)的主幀數(shù)據(jù)依次存儲在1 個一維數(shù)組S中，對數(shù)組S 中的所有主幀數(shù)據(jù)進(jìn)行一次遍歷，來生成1 個關(guān)于數(shù)組S 的next 數(shù)組；并利用關(guān)于next數(shù)組的KMP 算法定理來計算一維數(shù)組S 最小循環(huán)節(jié)長度，即一維的MVB 周期輪詢表的字符長度。

2.3 MVB 網(wǎng)絡(luò)鏈路狀態(tài)監(jiān)視

由于列車運(yùn)行環(huán)境復(fù)雜，導(dǎo)致網(wǎng)絡(luò)故障原因很多，為了確定故障原因，首先應(yīng)該對網(wǎng)絡(luò)鏈路層數(shù)據(jù)進(jìn)行采集和深度分析。文中選擇丟包率和鏈路利用率作為反映MVB 網(wǎng)絡(luò)鏈路狀態(tài)的參數(shù)。丟包率是指測試中所丟失數(shù)據(jù)包數(shù)量占所傳輸?shù)目倲?shù)據(jù)量比值。鏈路利用率是指特定時間間隔內(nèi)鏈路利用時長占總時長的百分比，反映信道平均被占用程度。MVB 鏈路狀態(tài)量統(tǒng)計結(jié)構(gòu)框圖如圖6所示，包括A 路解碼模塊、B 路解碼模塊和狀態(tài)統(tǒng)計模塊組成，根據(jù)不同的觸發(fā)信號對1.5 s 內(nèi)的不同狀態(tài)量進(jìn)行統(tǒng)計并保存。

圖6 MVB 鏈路狀態(tài)量統(tǒng)計

3 測試和驗證

為驗證MVB 數(shù)據(jù)實時采集功能能夠正常穩(wěn)定運(yùn)行，以及鏈路層數(shù)據(jù)時序分析程序功能的正確性，在實驗室環(huán)境下搭建測試平臺，并通過實車采集的數(shù)據(jù)進(jìn)行了測試試驗。

3.1 MVB 數(shù)據(jù)實時采集功能驗證

該程序功能驗證試驗是在實驗室環(huán)境下，使用1 個主設(shè)備來發(fā)送主幀以及1 個從設(shè)備來響應(yīng)該主幀，以此來模擬實際列車運(yùn)行環(huán)境中MVB 總線上的數(shù)據(jù)情況。在總線上連接示波器觀察其主幀數(shù)據(jù)，與嵌入式系統(tǒng)讀到的數(shù)據(jù)和上位機(jī)接收到的數(shù)據(jù)做對比，以驗證該程序功能正確實現(xiàn)。

該試驗平臺的實際搭建圖如圖7 所示。其中，主設(shè)備使用中央控制單元CCU，從設(shè)備為標(biāo)準(zhǔn)UIC 網(wǎng)關(guān)，嵌入式板卡鑲嵌在MVB 協(xié)議分析裝置上，嵌入式的宿主機(jī)和其上位機(jī)為同一臺個人電腦。

圖7 實際測試平臺

從示波器中收到的MVB 波形數(shù)據(jù)如圖8 所示，通過該波形可以讀出主幀為“44 45”，而從幀數(shù)據(jù)為“00 01 00 01 01 69 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00”，其經(jīng)過FPGA 封裝過后為的數(shù)據(jù)為“55 AA DD 22 44 45 00 01 00 01 01 69 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00”。

圖8 MVB 物理波形

（1）MVB 數(shù)據(jù)采集功能驗證

為了驗證程序通過USB 接口正確的采集到FPGA 封裝好的數(shù)據(jù)，在程序中添加打印語句，在每次轉(zhuǎn)碼后都打印出轉(zhuǎn)碼后的數(shù)據(jù)，與FPGA 中讀到的數(shù)據(jù)做比對，即驗證該程序數(shù)據(jù)采集功能能否成功采集數(shù)據(jù)。嵌入式系統(tǒng)打印出讀到的數(shù)據(jù)并顯示在超級終端上如圖9 所示，與上述示波器中顯示的主幀數(shù)據(jù)和從幀數(shù)據(jù)一致。

圖9 讀取的數(shù)據(jù)

（2）數(shù)據(jù)流實時性驗證

對于數(shù)據(jù)流實時性的驗證，通過在上位機(jī)系統(tǒng)中使用Wireshark 軟件對嵌入式系統(tǒng)發(fā)送的數(shù)據(jù)進(jìn)行抓包，并對這些數(shù)據(jù)的時間進(jìn)行分析，計算出其具體時延，以確定整個數(shù)據(jù)流的實時性。將整個數(shù)據(jù)讀取、存儲和轉(zhuǎn)發(fā)設(shè)置為有限的50 次循環(huán)，查看Wireshark 抓包的時間與上次抓包的時間間隔，統(tǒng)計該時間間隔的平均值，以驗證其符合實時性要求。使用Wireshark 軟件抓包的結(jié)果如圖10 所示，其總共抓取了50 次。

圖1 0 Wireshark 軟件抓包

3.2 鏈路層數(shù)據(jù)時序分析功能驗證

試驗使用列車實際運(yùn)行過程中采集并經(jīng)過FPGA 封裝后的一段數(shù)據(jù)來對該程序功能進(jìn)行驗證。首先我們先人工分析該段數(shù)據(jù)中主幀、基本周期和周期輪詢表，之后與程序分析出的各數(shù)據(jù)進(jìn)行比較，以驗證該程序各功能的正確性。

該數(shù)據(jù)中1 個宏周期的MVB 鏈路層數(shù)據(jù)如圖11 所示，其中藍(lán)色標(biāo)注為每個數(shù)據(jù)幀的幀頭，波浪下劃線的部分為過程數(shù)據(jù)報文；紅色標(biāo)注為過程數(shù)據(jù)的主幀，雙下劃線的部分為非過程數(shù)據(jù)報文。

算例所形成的MVB 周期輪詢表如圖12所示。

圖1 2 周期輪詢表結(jié)果

圖1 1 宏周期數(shù)據(jù)分析

（1）過程數(shù)據(jù)主幀與基本周期的識別功能驗證

該功能的驗證方法是對讀取到主幀數(shù)據(jù)的二維數(shù)組tmp 進(jìn)行打印，以及計數(shù)器counter 記錄到基本周期數(shù)據(jù)之間的斷點時，在超級終端中的換行輸出。運(yùn)行數(shù)據(jù)分析程序后超級終端的打印信息如圖13 所示，由圖13 可知該程序成功識別了6 個宏周期中所有過程數(shù)據(jù)的主幀，且基本周期的拆分也完全正確，此試驗驗證了該功能的可實現(xiàn)性。

圖1 3 過程數(shù)據(jù)主幀和基本周期識別

（2）MVB 網(wǎng)絡(luò)鏈路狀態(tài)監(jiān)視功能

選取丟包率作為反映鏈路狀態(tài)指標(biāo)，取正常通信，串聯(lián)阻抗20、50、100、200 Ω，間歇性斷路等6種工況下1 000 組丟包率特征量指標(biāo)，取均值后做歸一化處理。隨著串聯(lián)阻抗增大，物理層波形惡化愈加嚴(yán)重，丟包率也有明顯的增大趨勢如圖14所示。由此表明，該功能能夠準(zhǔn)確反映MVB 網(wǎng)絡(luò)鏈路狀態(tài)，為MVB 故障排查提供依據(jù)。

圖1 4 不同工況丟包率統(tǒng)計圖

4 結(jié) 論

為保障MVB 數(shù)據(jù)傳輸?shù)目煽啃院蛯崟r性，文中設(shè)計了對總線信號不會造成影響的基于嵌入式的MVB 數(shù)據(jù)監(jiān)視軟件及數(shù)據(jù)分析軟件，實現(xiàn)了對總線數(shù)據(jù)的實時監(jiān)控以及時序分析。文中所設(shè)計的程序能夠為故障分析提供直觀可靠的支持，對相關(guān)故障預(yù)測與診斷具有一定借鑒意義。