陳益

【摘 要】主存和CPU之間的速度差距導(dǎo)致了CPU執(zhí)行效率的降低。對(duì)主存進(jìn)行結(jié)構(gòu)優(yōu)化、采用高效性能存儲(chǔ)芯片、增加存儲(chǔ)器帶寬及構(gòu)建多層次存儲(chǔ)結(jié)構(gòu)在改善二者速度差距上都有積極的作用。相比而言，以單體多字和多體并行的方法對(duì)主存結(jié)構(gòu)進(jìn)行優(yōu)化，能用更小的成本獲得更理想的效果，尤其是多體并行系統(tǒng)的低位交叉方式，對(duì)縮小主存和CPU之間速度差距有積極作用。對(duì)比得知，從結(jié)構(gòu)上對(duì)主存進(jìn)行調(diào)整，可以在一定程度上縮小主存與CPU之間的速度差距。

【關(guān)鍵詞】存儲(chǔ)芯片;帶寬;主存結(jié)構(gòu)優(yōu)化;單體多字;多體并行

【中圖分類號(hào)】G642 【文獻(xiàn)標(biāo)識(shí)碼】A 【文章編號(hào)】1674-0688（2022）04-0035-03

0 引言

隨著半導(dǎo)體技術(shù)和集成電路技術(shù)的發(fā)展，精簡(jiǎn)指令芯片（RISC）技術(shù)的應(yīng)用，主存（或存儲(chǔ)器）運(yùn)行速度和CPU運(yùn)行速度的差異日趨增大，造成了計(jì)算機(jī)主機(jī)系統(tǒng)的不均衡發(fā)展[1]。采用高性能的存儲(chǔ)芯片，能讓速度更快、帶寬更大、訪問延遲更小，但對(duì)高速器件性能的挖掘存在達(dá)到物理極限的問題;主存-Cache結(jié)構(gòu)，在主存和CPU之間放一個(gè)小容量的Cache，將CPU常用的信息放在Cache中，整機(jī)的速度能得到很大的提高，但Cache的集成度低、功耗大、價(jià)格高、容量小，增加了Cache的容量，這必然增大了硬件成本開銷[2]。這些方法對(duì)提高訪存速度有一定的作用，但都有各自的局限[3]。本文以調(diào)整主存自身結(jié)構(gòu)為研究對(duì)象，通過對(duì)主存結(jié)構(gòu)優(yōu)化，提高訪存速度。

1 單體多字系統(tǒng)

現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)中，最影響機(jī)器效率和速度的就是主存。CPU執(zhí)行程序時(shí)所需的指令、數(shù)據(jù)均來自主存，運(yùn)行的結(jié)果保存到主存，如主存運(yùn)行速度很慢，CPU無論運(yùn)行速度多快都無法提高整機(jī)速度。CPU得不到所需要的指令和數(shù)據(jù)，只能空等，這種現(xiàn)象在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中稱為“主存墻”，主存墻是影響計(jì)算機(jī)系統(tǒng)性能的主要因素之一。通過對(duì)主存的結(jié)構(gòu)進(jìn)行優(yōu)化可在一定程度上緩解主存墻現(xiàn)象。

CPU執(zhí)行一條指令，至少要完成取指令和執(zhí)行指令兩個(gè)步驟。假設(shè)主機(jī)的存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)、指令字長(zhǎng)3者相等，取指令時(shí)在存儲(chǔ)器中只能取出一條指令;執(zhí)行指令時(shí)在存儲(chǔ)器中取數(shù)據(jù)，一次也只能取出和機(jī)器字長(zhǎng)等長(zhǎng)的數(shù)據(jù)。此時(shí)，存儲(chǔ)器和CPU速度存在的差異，可以通過單體多字系統(tǒng)調(diào)整主存結(jié)構(gòu)的方式得以調(diào)整。

單體多字的核心是在單個(gè)存儲(chǔ)體中增加存儲(chǔ)器的存儲(chǔ)字長(zhǎng)。假如CPU的機(jī)器字長(zhǎng)是16位，存儲(chǔ)器的存儲(chǔ)字長(zhǎng)設(shè)成64位，CPU每次訪問存儲(chǔ)器，可以訪問4個(gè)機(jī)器字，每個(gè)機(jī)器字都是一條機(jī)器指令或長(zhǎng)度為16位的數(shù)據(jù)，CPU一次性把4個(gè)值從主存中取出放在數(shù)據(jù)寄存器（MDR）中，下一次直接從MDR中把需要的指令或數(shù)據(jù)取走，這個(gè)方法可以增加存儲(chǔ)器的帶寬[4]。

單體多字方式每一個(gè)存儲(chǔ)單元包括4個(gè)機(jī)器字，但是4個(gè)機(jī)器字存取時(shí)是以整體的方式進(jìn)行的，因此存在一些問題：其一，CPU向存儲(chǔ)器的某存儲(chǔ)單元寫長(zhǎng)度為16位的字，它先將字寫入單字長(zhǎng)寄存器中，再寫入4個(gè)字長(zhǎng)的MDR中，最后寫入存儲(chǔ)器中。對(duì)16位數(shù)據(jù)寫入的操作，會(huì)導(dǎo)致其他48位也被寫入給定的存儲(chǔ)單元中，并且這48位被修改的還可能是錯(cuò)誤的信息。如果要讓這樣的存儲(chǔ)器完成16位單字長(zhǎng)的寫入，需要在存儲(chǔ)器的內(nèi)部增加專門的硬件，使存儲(chǔ)器結(jié)構(gòu)更加復(fù)雜。其二，如果要取的指令或數(shù)據(jù)不是連續(xù)存放在相鄰的地址中，或不是連續(xù)存放在一個(gè)存儲(chǔ)字中，用戶一次性取出了4條指令，執(zhí)行完第1條指令后，由（PC）+1的下一條指令，即第2條指令若是跳轉(zhuǎn)指令且跳轉(zhuǎn)的范圍大大超出了4個(gè)儲(chǔ)存字，那么所取的4條指令僅第1條有用，其他3條均無用，浪費(fèi)了資源?；谝陨戏治觯枰獙?duì)單體多字方式做相應(yīng)的改進(jìn)。

2 多體并行系統(tǒng)

多體并行的基本思想是在不提高存儲(chǔ)器效率、不擴(kuò)展數(shù)據(jù)通路位數(shù)的前提下，通過對(duì)存儲(chǔ)芯片的組織布局，提高CPU單位時(shí)間內(nèi)訪問的數(shù)據(jù)量，以此緩解CPU與主存之間的速度差異問題。多體并行是一種采用多體模塊組成的存儲(chǔ)器系統(tǒng)，分為高位交叉和低位交叉兩種方式。以下對(duì)兩種交叉方式的介紹，均以4個(gè)存儲(chǔ)體為例，編號(hào)從M0～M3。

2.1 高位交叉方式

所謂高位交叉，是指給存儲(chǔ)體構(gòu)成的存儲(chǔ)器編址時(shí)，從M0存儲(chǔ)體開始，依次為M0中每個(gè)存儲(chǔ)單元編址，直到最后一個(gè)存儲(chǔ)單元為止，然后以同樣的方式為存儲(chǔ)體M1、M2、M3編址，直到為存儲(chǔ)體M3的最后一個(gè)存儲(chǔ)單元編址完為止（也稱為“順序交叉”）。

2.1.1 高位交叉執(zhí)行過程

分析4個(gè)存儲(chǔ)體的執(zhí)行過程，假定M0～M3的每個(gè)存儲(chǔ)體包括16個(gè)存儲(chǔ)單元，地址分配空間為00 0000-11 1111，前面的兩位00-11，這是存儲(chǔ)體的編號(hào)，選中M0～M3中的任意一個(gè)存儲(chǔ)體，后面的4位0000-1111是體內(nèi)地址，經(jīng)地址譯碼后選中0～15號(hào)的任意一個(gè)存儲(chǔ)單元。CPU給出一個(gè)地址，地址的前兩位作為存儲(chǔ)體的體號(hào)，完成對(duì)存儲(chǔ)體的尋址，選中M0～M3的任意一個(gè)存儲(chǔ)體;后4位是體內(nèi)地址，經(jīng)地址譯碼后選定體內(nèi)的某一個(gè)存儲(chǔ)單元。如果CPU給出的6位地址中前2位是00，即選中存儲(chǔ)體M0，對(duì)后4位譯碼得到存儲(chǔ)體M0內(nèi)部的一個(gè)具體存儲(chǔ)單元。假如每一個(gè)存儲(chǔ)體都有自己的控制電路（MAR、MDR、地址譯碼器等），能夠?qū)ψx寫信號(hào)進(jìn)行鎖存，4個(gè)存儲(chǔ)體就可以并行工作。

此方法將多個(gè)存儲(chǔ)體進(jìn)行了獨(dú)立，并且每個(gè)存儲(chǔ)體都有自己獨(dú)立的控制電路用于完成各種操作，4個(gè)存儲(chǔ)體有并行工作的基礎(chǔ)。執(zhí)行過程如圖1所示[5]。

2.1.2 高位交叉應(yīng)用分析

在4個(gè)存儲(chǔ)體的高位交叉方式中，高2位選中存儲(chǔ)體，低4位作為體內(nèi)地址尋找指定存儲(chǔ)單元的過程，其實(shí)質(zhì)是對(duì)存儲(chǔ)器容量進(jìn)行擴(kuò)展，尤其是對(duì)地址范圍（字）的擴(kuò)展。高位交叉的方式雖然具備了并行工作的基礎(chǔ)，但是對(duì)程序或數(shù)據(jù)存取的特征分析不難發(fā)現(xiàn)，存在各個(gè)存儲(chǔ)體工作強(qiáng)度不一致的狀況。程序在計(jì)算機(jī)中是按順序存儲(chǔ)的，用戶使用一個(gè)程序，如果第1條指令存放在M0的第0號(hào)存儲(chǔ)單元，下一條指令存在第1號(hào)存儲(chǔ)單元……第16條指令存在第15號(hào)存儲(chǔ)單元，指令按序執(zhí)行，執(zhí)行程序的過程中，M0這個(gè)存儲(chǔ)體不停地被CPU訪問，工作繁忙，其他的3個(gè)存儲(chǔ)體是空閑的。

高位交叉執(zhí)行過程出現(xiàn)了并行的雛形，但以程序或數(shù)據(jù)組織的特征進(jìn)行分析，相鄰地址的數(shù)據(jù)處于同一存儲(chǔ)體、一個(gè)地址寄存器，多模塊串行（局部性原理）性能無提升，但為擴(kuò)充容量提供了方便。此方式容易造成某個(gè)存儲(chǔ)體頻繁地被CPU訪問，其他的存儲(chǔ)體卻是空閑的，因此必須想辦法解決高位交叉中存在的問題。

2.2 低位交叉方式

高位交叉方式是對(duì)一個(gè)存儲(chǔ)體進(jìn)行編址完后，再對(duì)另一個(gè)存儲(chǔ)體進(jìn)行編址，屬于縱向編址方式，存在的問題是每個(gè)存儲(chǔ)體的工作不均等?，F(xiàn)在改變編碼方式，進(jìn)行橫向編址。

2.2.1 低位交叉地址編址

以存儲(chǔ)體M0～M3為例，M0的首址是0000 00，M1的首址是0000 01，M2的首址是0000 10，M3的首址是0000 11，按照這種順序給每個(gè)存儲(chǔ)體的每個(gè)存儲(chǔ)單元進(jìn)行編址。地址特征后2位對(duì)M0來說是00，M1是01，M2是10，M3是11，用來選中某個(gè)存儲(chǔ)體，前4位是存儲(chǔ)體的體內(nèi)地址，經(jīng)譯碼后選擇具體的存儲(chǔ)單元。CPU任意給出一個(gè)地址，分為低2位的體號(hào)地址和高4位的體內(nèi)地址2個(gè)部分。低位地址譯碼后選定存儲(chǔ)體，高位地址譯碼后選定存儲(chǔ)體內(nèi)的某個(gè)存儲(chǔ)單元。如果4個(gè)存儲(chǔ)體完全獨(dú)立，獨(dú)立地讀寫控制電路，能進(jìn)行地址、數(shù)據(jù)、控制信號(hào)的鎖存，能并行工作，采用輪流的方式對(duì)每個(gè)存儲(chǔ)體編址。這便是低位交叉方式的編址全過程[6]。

2.2.2 低位交叉執(zhí)行過程

低位交叉執(zhí)行一個(gè)程序的過程為代碼在存儲(chǔ)體中按照地址進(jìn)行順序存儲(chǔ)，第1條指令存放在M0的第一個(gè)存儲(chǔ)單元，第2條存放在M1的第一個(gè)存儲(chǔ)單元，第3條存放在M2的第一個(gè)存儲(chǔ)單元，第4條存放在M3的第一個(gè)存儲(chǔ)單元，第5條存放在M0的第二個(gè)存儲(chǔ)單元，以此類推直到最后一條存放在M3的最后一個(gè)存儲(chǔ)單元為止。CPU在取指令時(shí)，在一個(gè)訪存周期的開始給出訪問的地址，包括體號(hào)和體內(nèi)地址，這個(gè)信號(hào)假如訪問的是M0，它將內(nèi)部地址和讀寫命令進(jìn)行鎖存，然后完成讀操作，之后CPU在同一個(gè)主存周期中再次傳輸?shù)刂?、控制命令給M1，輪流對(duì)M0～M3進(jìn)行訪問，如果M0準(zhǔn)備好數(shù)據(jù)，在一個(gè)存取周期要結(jié)束的時(shí)候向CPU進(jìn)行數(shù)據(jù)傳送。低位交叉方式從總線通信控制角度看，屬于分離式方式，提高了主存的帶寬。低位交叉編址的多體存儲(chǔ)器如圖2所示。

低位交叉方式數(shù)據(jù)組織特點(diǎn)：相鄰地址處于不同存儲(chǔ)體中，每個(gè)存儲(chǔ)體均需地址寄存器多模塊并行（局部性原理），性能得以提升，也能方便地?cái)U(kuò)充容量。

2.2.3 低位交叉特點(diǎn)及應(yīng)用

低位交叉方式的優(yōu)點(diǎn)是可以在不改變存取周期的前提下，增加存儲(chǔ)器的帶寬。在單體訪問周期中，將一個(gè)訪問周期分為4段，第1段啟動(dòng)M0，對(duì)M0讀寫操作，之后在第2個(gè)時(shí)間啟動(dòng)M1，對(duì)M1存取操作，在第3個(gè)時(shí)間啟動(dòng)M2，在第4個(gè)時(shí)間啟動(dòng)M3，相當(dāng)于用流水的方式訪問不同的存儲(chǔ)體，在一個(gè)存取周期內(nèi)訪問了4個(gè)存儲(chǔ)字（如圖3所示）。

假設(shè)四體低位交叉的存儲(chǔ)器存取周期為T，地址、數(shù)據(jù)、控制信號(hào)在總線上進(jìn)行傳輸，總線的傳輸周期為τ，為實(shí)現(xiàn)流水方式的存取，應(yīng)滿足T=4。實(shí)際上是把一個(gè)完整的訪問時(shí)間分成4段，每一段的長(zhǎng)度正好是總線的傳輸周期（如圖4所示）。

在T時(shí)間啟動(dòng)對(duì)M0的存取操作，經(jīng)過一段時(shí)間后（1/4T），啟動(dòng)對(duì)M1的存取操作，再經(jīng)過后啟動(dòng)對(duì)M2的存取操作。一個(gè)存取周期結(jié)束，M0會(huì)給出存或取的一個(gè)結(jié)果完成存取操作，再經(jīng)過一段時(shí)間后，M1也會(huì)完成存取操作，直到M3為止。如果用戶需要連續(xù)讀取4個(gè)存儲(chǔ)字需要的時(shí)間計(jì)算過程為第1個(gè)字需要T時(shí)間，第1個(gè)字結(jié)束后，每經(jīng)過一個(gè)總線傳輸周期會(huì)完成一個(gè)訪問（讀?。┎僮鱗7]。

以上為單體多字、多體并行方式提高存儲(chǔ)器速度的處理過程。多體并行中的高位交叉更像是對(duì)存儲(chǔ)器容量進(jìn)行擴(kuò)展，低位交叉是真正實(shí)現(xiàn)了存儲(chǔ)器帶寬或訪問速度的提高。

3 高性能存儲(chǔ)芯片

為進(jìn)一步提高主存的性能，增強(qiáng)主存結(jié)構(gòu)功能，可以采用高性能的存儲(chǔ)芯片。同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（Synchro-

nous Dynamic Random-access Memory，SDRAM）就是一種高性能的存儲(chǔ)芯片，SDRAM采用同步DRAM方式通信，要求存儲(chǔ)器和CPU之間在給定的時(shí)間點(diǎn)必須開始或完成給定的操作，存儲(chǔ)器的速度可以和CPU的速度保持一致，CPU不需要等待，SDRAM要求存儲(chǔ)器的速度非常快[8]。SDRAM在計(jì)算機(jī)中被廣泛使用，從起初的SDRAM到后來的DDR1，接著DDR2和DDR3進(jìn)入市場(chǎng)，2015年DDR4開始進(jìn)入市場(chǎng)。

CDRAM是帶Cache的DRAM。工作過程為CPU給出要訪問存儲(chǔ)器的地址，存儲(chǔ)器先把地址和上一次訪問的行地址進(jìn)行比較，若相等，說明這行已經(jīng)被寫入Cache中，用列選信號(hào)直接輸入Cache里面選中指定的存儲(chǔ)單元。若不相等，將這行寫入Cache中，以備下一次使用。CDRAM中的第一個(gè)數(shù)據(jù)是從主存開始的，速度較慢，在從主存中讀取第一個(gè)數(shù)據(jù)時(shí)，根據(jù)程序訪問的局部性原理，會(huì)將第一個(gè)數(shù)據(jù)連同它所在的數(shù)據(jù)塊一起送入緩沖存儲(chǔ)器Cache中，方便CPU下次直接從Cache讀取想要的數(shù)據(jù)，后續(xù)數(shù)據(jù)的讀取速度非?？臁?/p>

RDRAM主要解決存儲(chǔ)器帶寬問題。RDRAM的數(shù)據(jù)存儲(chǔ)是16位，遠(yuǎn)低于DDR和SDRAM的64位，但在頻率方面遠(yuǎn)遠(yuǎn)高于二者，可以達(dá)到400 MHz或更高。RDRAM在一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù)，能夠在時(shí)鐘的上升期和下降期各傳輸一次數(shù)據(jù)，主存帶寬能達(dá)到1.6 GBps。

4 結(jié)束語(yǔ)

本文以尋找縮小主存和CPU速度差距的方法為訖點(diǎn)，重點(diǎn)以調(diào)整主存結(jié)構(gòu)的方式為依托，對(duì)單體多字系統(tǒng)、多體并行系統(tǒng)和高性能存儲(chǔ)芯片3種方式進(jìn)行分析，研究發(fā)現(xiàn)，多體并行系統(tǒng)中的低位交叉方式是最能有效縮小存儲(chǔ)器和CPU速度差異，提高存儲(chǔ)器帶寬，使計(jì)算機(jī)主機(jī)系統(tǒng)均衡發(fā)展的方法。

參 考 文 獻(xiàn)

[1]邱賜云，李禮，張歡，等.大數(shù)據(jù)時(shí)代——從馮·諾依曼到計(jì)算存儲(chǔ)融合[J].計(jì)算機(jī)科學(xué)，2018（11）：71-75.

[2]胡森森，計(jì)衛(wèi)星，王一拙，等.片上多核處理器Cache一致性協(xié)議優(yōu)化研究綜述[J].軟件學(xué)報(bào)，2017，28（4）：1027-1047.

[3]邵雄凱，葉志偉，歐陽(yáng)勇，等.基于系統(tǒng)能力培養(yǎng)的計(jì)算機(jī)組成原理課程教學(xué)探討[J].計(jì)算機(jī)教育，2018（11）：140-144.

[4]唐朔飛.計(jì)算機(jī)組成原理[M].3版.北京：高等教育出版社，2021：6.

[5]袁春風(fēng)，張澤生，楊若瑜，等.“計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)”課程建設(shè)思路與教學(xué)實(shí)踐[J].計(jì)算機(jī)教育，2012（2）：62-66.

[6]譚志虎，胡迪青，秦磊華.計(jì)算機(jī)組成原理課程設(shè)計(jì)的改革[J].電氣電子教學(xué)學(xué)報(bào)，2016（6）：110-112.

[7]聶小龍.DDR3 SDRAM控制器與PHY的設(shè)計(jì)與仿真[D].濟(jì)南：山東大學(xué)，2017.

[8]石曉敬，呂小萍，郭文秀.基于計(jì)算思維的計(jì)算機(jī)網(wǎng)絡(luò)課程教學(xué)改革[J].中華醫(yī)學(xué)圖書情報(bào)雜志，2017（6）：63-66.