胡思猛　韋全亮　高大勇　曾祥松

【關(guān)鍵詞】本振源；鎖相環(huán)；發(fā)射機(jī)；頻率

引言

本振源設(shè)計(jì)作為通用化電路，在研制過程中能夠高效提出設(shè)計(jì)方案。對(duì)本振源的設(shè)計(jì)研究，徐林山[1]分析了本振源設(shè)計(jì)中影響信號(hào)的因素，采用PLL+DDS實(shí)現(xiàn)頻率合成，并對(duì)本振源信號(hào)展開測(cè)試驗(yàn)證。周逍宙[2]研究了基于DDS的寬帶低相噪本振源，闡述和分析了幾種本振源方案的設(shè)計(jì)，并對(duì)實(shí)現(xiàn)的指標(biāo)進(jìn)行了驗(yàn)證。吳鋼鋒[3]提出了實(shí)現(xiàn)UHF 本振源的鎖相環(huán)頻率合成方案，并提供了必要的公式推導(dǎo)和計(jì)算機(jī)仿真。胡蒙筠[4]針對(duì)5G 毫米波通信系統(tǒng)對(duì)本振源頻率、相位噪聲、雜散抑制要求的提升，提出了一種結(jié)合ADF4002 和2 個(gè)ADF5355 頻率合成器芯片，可同時(shí)用于中頻和射頻電路的高性能本振源。顧宇[5]在鎖相本振源的設(shè)計(jì)中，使用ADS軟件對(duì)壓控振蕩器的各種參數(shù)，如輸出頻率、輸出功率、相位噪聲等進(jìn)行了仿真，應(yīng)用軟件設(shè)計(jì)了恰當(dāng)?shù)沫h(huán)路濾波器，這些軟件的仿真為實(shí)際電路的實(shí)現(xiàn)提供了重要的參考。彭慧麗[6]采用低頻高穩(wěn)振蕩與低噪聲倍頻相結(jié)合的方法，研制了一種高頻高穩(wěn)恒溫晶體振蕩器，很好地滿足多領(lǐng)域應(yīng)用對(duì)高頻高穩(wěn)定信號(hào)源的需求。

綜述，相關(guān)研究人員做了大量本振源設(shè)計(jì)實(shí)現(xiàn)與應(yīng)用工作。發(fā)射機(jī)本振源信號(hào)實(shí)現(xiàn)的關(guān)鍵在于晶體振蕩器與PLL電路的選型搭配，建立準(zhǔn)確的本振源信號(hào)實(shí)現(xiàn)電路有利于發(fā)射機(jī)調(diào)制電路快速設(shè)計(jì)，可作為典型應(yīng)用電路嵌套使用。本文采用有源晶振提供基準(zhǔn)信號(hào)、通過負(fù)反饋技術(shù)在PLL電路實(shí)現(xiàn)，采用集成方式的電路實(shí)現(xiàn)手段，對(duì)本振源生成電路進(jìn)行模塊化，并通過頻譜分析儀測(cè)試以及產(chǎn)品應(yīng)用，驗(yàn)證輸出頻率的正確性及有效性。

一、關(guān)鍵組成

本振源主要由晶體振蕩器及鎖相環(huán)電路組成，就發(fā)射機(jī)而言，本振源的設(shè)計(jì)通常主要考慮頻段、頻率精度、相位噪聲、雜散抑制等指標(biāo)，而頻段是最優(yōu)先考慮因素，因?yàn)椴煌吞?hào)的發(fā)射機(jī)需要的中心頻率不同。而其它指標(biāo)可通過后級(jí)電路濾波、匹配、接地等方法得到保證。

（一）PLL電路

鎖相環(huán)是利用負(fù)反饋技術(shù)的高穩(wěn)定度振蕩電路，通常由電壓控制振蕩頻率的VCO與晶體振蕩器、頻率穩(wěn)定的基準(zhǔn)信號(hào)與輸出信號(hào)進(jìn)行比較的鑒相器PD（PhaseDetector），以及將鑒相器的脈沖信號(hào)輸出進(jìn)行平滑處理的環(huán)路濾波器，分頻器、基準(zhǔn)信號(hào)振蕩器等構(gòu)成。

（二）基于PLL芯片PE3336的本振源

該電路方案為直接置數(shù)模式，將參考時(shí)鐘頻率通過鎖相環(huán)電路倍頻至射頻需要頻率，為產(chǎn)品提供對(duì)相位噪聲要求不高的本振源。

工作原理：鑒相器PE3336 將參考時(shí)鐘fr 進(jìn)行R 分頻得到鑒相頻率fc，將VCO 反饋的頻率fo 進(jìn)行N 分頻得到fp，fc 和fp 進(jìn)行頻率和相位比較，得到調(diào)諧電壓，該調(diào)諧電壓經(jīng)過環(huán)路濾波器濾波，進(jìn)入VCO 調(diào)諧，得到頻率fo，并功分成2 路，其中1 路輸出至后級(jí)電路，另1 路反饋至鑒相器進(jìn)行N 分頻得到fp，fc 和fp進(jìn)行頻率和相位比較，當(dāng)差值無限小時(shí)，鎖相環(huán)鎖定。

圖 1 原理框圖

圖2 PE3336元件圖

實(shí)現(xiàn)方法：根據(jù)鎖相環(huán)參考時(shí)鐘頻率和輸出頻率，決定鎖相環(huán)路的鑒相頻率和環(huán)路帶寬，利用PE公司提供的計(jì)算EXCEL 表進(jìn)行計(jì)算，決定環(huán)路中關(guān)鍵電容及電阻的值。注意計(jì)算環(huán)路時(shí)，環(huán)路帶寬取5kHz～10kHz 為宜，相位欲度取50°～70°為宜，鑒相頻率不大于20MHz。 該方案實(shí)現(xiàn)原理框圖如圖1，PLL RF即為生成的本振源信號(hào)（后文同），主芯片元件圖如圖2。

（三）基于PLL芯片ADF4351的本振源

功能原理：該電路為小數(shù)N 分頻鎖相環(huán)電路，將參考時(shí)鐘fr 鎖定至產(chǎn)品需要的本振信號(hào)fL，為射頻類產(chǎn)品提供35 MHz～4400 MHz 本振源信號(hào)，應(yīng)用于射頻類產(chǎn)品。

實(shí)現(xiàn)方法：該電路輸出信號(hào)相位噪聲需要調(diào)整時(shí)，可通過ADI 公司的ADIsimPLL ver 3.50 軟件計(jì)算環(huán)路濾波器參數(shù)，電路設(shè)計(jì)時(shí)環(huán)路帶寬初始值取10kHz。ADF4351輸出功率可程序設(shè)定為：-4dBm、-2dBm、+2dBm、+5dBm，通過設(shè)置寄存器3 的DB3、DB4 位實(shí)現(xiàn)。ADF4351雖然為塑封器件，但其封裝為L(zhǎng)FSCP 形式，能夠順利通過超聲掃描，能滿足要求較高的場(chǎng)合。該方案實(shí)現(xiàn)原理框圖如圖3，主芯片元件圖如圖4。

圖3 原理框圖

圖4 ADF4351元件圖

（四）基于PLL芯片Si4136的本振源

該電路為整數(shù)N 分頻鎖相環(huán)電路，Si4136為集成度完整的鎖相環(huán)電路，內(nèi)部包含鑒相器、環(huán)路濾波器、壓控振蕩器，應(yīng)用于射頻類產(chǎn)品，為產(chǎn)品提供本振源，該鎖相環(huán)電路可同時(shí)提供2050MHz～2500MHz的射頻信號(hào)和62.5MHz～1000MHz中頻信號(hào)。

功能原理：為射頻類產(chǎn)品提供本振源信號(hào)，將參考時(shí)鐘fr 鎖定至產(chǎn)品需要的本振信號(hào)fL 或fI。

實(shí)現(xiàn)方法：該鎖相環(huán)電路為最簡(jiǎn)單鎖相環(huán)電路，外圍除電阻和電源去耦電容外，幾乎不需要其它元器件，因此硬件確保無虛焊后不需要其它調(diào)試。在軟件方面，注意Si4136 參考時(shí)鐘fr 支持范圍為2MHz～50MHz。當(dāng)fr 為2MHz～25MHz 時(shí)，寄存器0 的Bit 6 位（參考時(shí)鐘分頻器）需值“0”，即XINDIV2 = 0，鑒相頻率fc = fr/R，射頻輸出fL=（2N/R）×fr，中頻輸出fI=（N/R）×fr；當(dāng)fr 為25MHz～50MHz時(shí)，寄存器0 的Bit 6 位（參考時(shí)鐘分頻器）需值“1”，即XINDIV2 = 1，鑒相頻率fc =fr/R，射頻輸出fL=（N/R）×fr，中頻輸出fI=（N/2R）×fr。

該方案實(shí)現(xiàn)原理框圖如圖5，主芯片元件圖如圖6。

圖5 原理框圖

圖6 Si4136元件圖

二、應(yīng)用要點(diǎn)分析

PE3336型：該電路為直接置數(shù)方式，M、A、R 寄存器通過上下拉電阻實(shí)現(xiàn)，若采用程序?qū)崿F(xiàn)，/Bmode（16引腳）需接低電平，Smode 為“0”時(shí)為并行模式，為“1”時(shí)為串行模式，不使用引腳可以懸空。當(dāng)鎖相環(huán)失鎖時(shí)，先用示波器檢查參考時(shí)鐘是否有輸出，其次是環(huán)路是否存在虛焊、開路現(xiàn)象，若為高低溫下鎖相環(huán)路頻繁失鎖，則故障多為環(huán)路參數(shù)設(shè)置不當(dāng)或有元器件在高低溫下失效。注意：PE3336 工業(yè)級(jí)已經(jīng)停產(chǎn)，Peregrine公司只生產(chǎn)軍品級(jí)PE83336，國(guó)內(nèi)中電24所有SB3336 可替代。

ADF4351型：該電路輸出信號(hào)相位噪聲需要調(diào)整時(shí)，可通過ADI 公司的ADIsimPLL Ver 3.50 軟件計(jì)算環(huán)路濾波器參數(shù)，電路設(shè)計(jì)時(shí)環(huán)路帶寬初始值取10kHz。ADF4351輸出功率可程序設(shè)定為：-4dBm、-2dBm、+2dBm、+5dBm，通過設(shè)置寄存器3 的DB3、DB4 位實(shí)現(xiàn)。建議使用回流焊接，同時(shí)考慮到器件的返修性，該熱焊盤中心可開一個(gè)大圓孔，支持手工焊接；ADF4351 雖然為塑封器件，但其封裝為L(zhǎng)FSCP 形式，能夠順利通過超聲掃描。ADF4351 內(nèi)部集成VCO，體積小，為小數(shù)N 分頻鎖相環(huán)，輸出頻段完全覆蓋遙測(cè)產(chǎn)品頻段。

Si4136型：注意射頻輸出VCO1 的輸出頻率范圍為2300MHz～2500MHz，N 寄存器地址為Register3，R 寄存器地址為Register 6；VCO2 的輸出頻率范圍為2050MHz～2300MHz，N 寄存器地址為Register 3，R 寄存器地址為Register 6。Si4136 外圍電路最簡(jiǎn)單，電路布局占印制板面積小，對(duì)于低成本或要求不高的場(chǎng)合，鎖相環(huán)電路首選Si4136。

三、驗(yàn)證及應(yīng)用

以上三種方案實(shí)現(xiàn)的本振源信號(hào)，通過與固定中頻進(jìn)行混頻后得到的射頻輸出頻率，信號(hào)穩(wěn)定、指標(biāo)優(yōu)良，并經(jīng)過振動(dòng)、溫沖、電磁環(huán)境考核，已在多款遙測(cè)產(chǎn)品中使用。本文方案實(shí)現(xiàn)的本振源信號(hào)在頻譜分析儀上的顯示，信號(hào)輸出后帶有雜散信號(hào)，經(jīng)過后級(jí)電路濾波、匹配信號(hào)鏈路等可以得到較為純凈的本振源信號(hào)。基于本文實(shí)現(xiàn)的本振源，混頻后的射頻信號(hào)在各種常用的試驗(yàn)環(huán)境下信號(hào)頻率穩(wěn)定，輸出頻譜產(chǎn)品實(shí)際應(yīng)用中滿足使用需求，如圖7所示。發(fā)射機(jī)內(nèi)部電路模塊化設(shè)計(jì)、作為典型電路的推廣、借用、嵌套使用，使得頻率源生成電路的設(shè)計(jì)更加方便，當(dāng)有需求輸入時(shí)，根據(jù)射頻信號(hào)頻率，通過FL±FI=FO，可以反推本振源所需頻率（FL為本振信號(hào)，中頻FI通常固定，F(xiàn)O為射頻輸出中心頻率），從而快速選取本振源設(shè)計(jì)方案，實(shí)現(xiàn)所需頻率，為發(fā)射機(jī)整體電路設(shè)計(jì)提供了快捷方法，有利于產(chǎn)品方案快速落實(shí)，加速產(chǎn)品研制進(jìn)度。

圖7 本振源信號(hào)與雜散信號(hào)頻譜圖

結(jié)論

本文以鎖相環(huán)芯片及電路應(yīng)用為基礎(chǔ)，分析了三種發(fā)射機(jī)常用的本振源設(shè)計(jì)方法，探討了各個(gè)方案的適用性以及應(yīng)用要點(diǎn)，主要得到以下結(jié)論：

（1）針對(duì)不同設(shè)計(jì)需求，選擇適宜的本振源設(shè)計(jì)方法，可快速提出解決方案。

（2）對(duì)發(fā)射機(jī)內(nèi)部本振電路進(jìn)行模塊化電路設(shè)計(jì)，通過使用有源晶振與鎖相環(huán)結(jié)合的思路，得出不同的本振源信號(hào)，為遙測(cè)領(lǐng)域發(fā)射機(jī)本振源設(shè)計(jì)提供了理論支撐及方案選擇參考。

（3）本振源設(shè)計(jì)方案在產(chǎn)品中的使用驗(yàn)證了思路的正確性，并以此高效的設(shè)計(jì)思想，促進(jìn)了整機(jī)電路方案設(shè)計(jì)的效率提升，并為各產(chǎn)品其它部分電路的通用化、模塊化設(shè)計(jì)提供了研制思路。