曾素馨，肖時茂

（1.中國科學院微電子研究所智能感知研發(fā)中心，北京 100029；2.中國科學院大學電子電氣與通信工程學院，北京 100049；3.南京中科微電子有限公司，江蘇 南京 210018）

在進行無線通信時，信號在從發(fā)送端傳輸?shù)浇邮斩藭r會受到外界的干擾，為了在有噪聲的信道上進行信息的可靠傳輸，需要在發(fā)射端對信息進行編碼，同時在接收端提取出一個與接收信號同步的時鐘信號，以便準確地接收每一比特的信息碼元。這種提取同步時鐘的技術通常稱為位同步，位同步設計是數(shù)字通信系統(tǒng)接收器設計的重難點之一。位同步分為外同步與自同步兩大類，其中外同步法在發(fā)送端傳輸數(shù)據(jù)時，同時還會傳輸位同步信息，容易從接收到的信號中提取定時時鐘，但外同步法會降低信噪比與頻帶利用率，功耗較大；而自同步法能夠直接從接收信號中提取定時信息。在應用中一般均使用自同步法，如濾波法、鎖相法和內插法[1]等。近場通信ISO/IEC 14443A 協(xié)議[2]中提到，在防沖突過程中，所有近場通信卡需嚴格按照協(xié)議規(guī)定的調制與位編碼，以及其同步定時來進行響應。因此將分析接收信號特性與自同步法工作原理，以求找到針對接收信號模式的位同步方案。

1 位同步原理

1.1 信號模式及適用的自同步法

NFC Type A防沖突過程中，近場通信卡處在讀卡器發(fā)出的射頻場里，根據(jù)要恢復的數(shù)據(jù)對射頻場載波進行副載波OOK 調制，其中副載波頻率fs=fc/16；位編碼采用Manchester 碼，最終的調制信號模式如圖1(a)所示。

圖1 數(shù)據(jù)調制編碼示意圖

由于該調制信號的載波就是讀卡器發(fā)送的載波，在讀卡器端接收器中不需要恢復載波，可以直接使用讀卡器本地時鐘做解調，解調后對應的基帶信號如圖1(b)所示，可見該基帶信號包含位定時信息，具有良好的同步和抗干擾性能。

為從基帶信號正確恢復出接收數(shù)據(jù)，讀卡器的接收器需要提取正確的位同步信息。在傳統(tǒng)的自同步法中，邊沿過零檢測法可以較快地檢測到信號相位變化，電路簡單，但是易受串擾與噪聲的影響；濾波法使用濾波器對不含定時信息的接收信號進行波形變換，使其轉換為包含定時信息的碼型，再進行定時信息的提取，同步速度較慢；鎖相法采用鎖相環(huán)捕獲跟蹤同步信號，這種方法沒有考慮最佳判決時刻，只適用于信噪比大的情況；內插法則先抽樣再插值，同步速度快，電路實現(xiàn)較復雜，適用于高速率通信[3-4]。其性能比較如表1 所示。

表1 傳統(tǒng)同步算法及其性能比較

首先，NFC Type A 防沖突過程中傳輸?shù)男盘柧幋a模式已包含定時信息，不需要波形變換；其次，可能會遇到高碼間串擾（ISI）和低信噪比（SNR）的情況；最后，數(shù)據(jù)速率較低且固定為106 kbps。以上4種傳統(tǒng)的自同步法均不能達到很好的同步效果。

根據(jù)文獻[5-8]可知，射頻識別產(chǎn)品中，可以通過數(shù)據(jù)速率與副載波周期的時間比例來作譯碼判決，但這種方式的精確度較低，由于碼間串擾等的存在，容易產(chǎn)生誤碼；還可以通過對基帶信號做相關接收，計算其能量，用于恢復數(shù)據(jù)。后者也稱為滑動積分法[9-10]或捕獲法。捕獲法需要基帶信號具有豐富的定時信息以及前導碼或起始位，而NFC-A 防沖突過程的接收信號為Manchester 碼，且也有符合協(xié)議規(guī)定的起始位，滿足使用匹配濾波捕獲法的要求。

為了恢復該接收信號，可用序列捕獲的方式進行位同步。根據(jù)文獻[11]，匹配濾波器在加性白噪聲信道傳輸?shù)那闆r下，可使接收端的信噪比最大化，同時實現(xiàn)序列的快速捕獲。接收基帶信號被送入匹配濾波器，與本地參考濾波器模板進行延遲相關，當二者相關求和值達到最大時，即認為捕獲到了特定序列，提取到了位同步信息。

1.2 匹配濾波捕獲法

在數(shù)字最佳接收基帶系統(tǒng)理論研究中，白噪聲信道模型下，接收端為了最大化信噪比，可將接收濾波器設計為與發(fā)射端脈沖模式相匹配的匹配濾波器，其系統(tǒng)函數(shù)與發(fā)射濾波器有相同的抽頭系數(shù)和頻譜，二者僅有固定時延的差別。發(fā)射濾波器系統(tǒng)函數(shù)g(t)與接收匹配濾波器系統(tǒng)函數(shù)h(t)的關系如式（1）所示：

讀卡器的接收濾波器需要在存在碼間串擾的情況下恢復出具有最大信噪比的基帶信號，為此，需要盡可能減少碼間串擾的影響，最佳地判斷模板信號是否出現(xiàn)，從而提升系統(tǒng)的同步性能。這種情況下的最優(yōu)接收濾波器即為匹配濾波器[12]。

假設接收序列模式{ci}={c0,c1,…,cN-1}可表示為式（2）：

其中，ci取值為0 或1，gc是門函數(shù)，Ts是副載波周期寬度，N是編碼序列長度。由1.1 節(jié)分析可知，N應取半個比特的副載波序列模式長度，即N=8；匹配濾波器沖激響應可以表示為式（3）：

其中，T是符號持續(xù)時間，滿足T=NTs；該沖激響應長度也應為N，與接收序列模式順序相反。不考慮噪聲項時，匹配濾波器的輸出為式（4）：

其中，r(t)是接收基帶信號，{an}是傳輸符號。由上式可知，當t=T時，也即二者相位對齊時，Y(t)達到最大值，或稱相關峰，由此可判斷接收符號并進行位同步。為檢測相關峰值，可以對Y(t)求一階導數(shù)并檢測其過零點，但這種方式的電路實現(xiàn)比較復雜，實際應用中可以用閾值比較來代替，即將匹配濾波器輸出與設定的閾值進行比較，超過時視為檢測到了相關峰，從而建立位同步。同步性能與SNR以及設定的閾值有關，可以用假同步率Pfa（false alarm probability）和同步率Pd（detection probability）等來衡量[13]。

2 電路結構設計

讀卡器的解碼器需要達到以下設計目標：1）對于任意的定時誤差，接收信號與匹配濾波器沖激響應的卷積需要使ISI 盡可能小，避免誤判。而在OOK 調制序列中，ISI主要表現(xiàn)為寄生直流（DC）分量[14]，故在執(zhí)行位同步前，需要先去除接收信號的DC分量；2）需要使位邊界處的SNR 最大[15-16]，從而恢復具有最大SNR的基帶信號；3）盡量達到更高的位同步精度和效率；4）能識別沖突位，便于與防沖突環(huán)等功能集成。

因此，該文提出一種新型的讀卡器位同步算法設計，通過改進的匹配濾波法檢測接收序列的位平均能量，從而進行位同步。針對特定的傳輸信號，該位同步器能在低信噪比和高碼間串擾環(huán)境下實現(xiàn)快速、高效的同步，且能很方便地與防沖突環(huán)等電路集成，滿足設計要求。其電路結構如圖2 所示。

圖2 位同步器結構圖

接收基帶信號進入序列捕獲匹配濾波器后，與其模板做延時相關計算，以此移除OOK 調制序列的寄生直流分量，降低ISI 的影響；隨后，將計算結果輸入到整流模塊，求信號絕對值，同時用以移除邊帶和幅度小于設定接收值的無效信號，進一步降低ISI；再將整流后的信號輸入到滑動平均低通濾波器（Moving Average Low Pass Filter,MALPF），用于計算OOK 調制信號的位平均能量e_means(t)，而位平均能量在副載波模式的末端達到峰值，因此可以用相關峰[16]來定義同步時刻。e_means(t)的計算如式（5）所示：

位平均能量信號進入同步匹配濾波器后，與其模板{bi}做相關計算，定義計算結果為corr(t)，再由位邊界檢測模塊將計算結果corr(t)與設定的同步閾值相比較，若超過閾值則認為檢測到了相關峰，以此建立同步時刻。corr(t)的計算如式（6）所示：

位判決模塊根據(jù)e_means(t)以及提取出來的位邊界同步時刻來恢復數(shù)據(jù)，即將位邊界處與位中央處的計算結果相比較，若前半位的計算結果大于后半位，則判決為“1”，反之則判決為“0”。沖突判斷模塊用來計算前后半位的平均能量的差值，若差值小于設定的沖突判斷閾值，則輸出沖突警告Coll_alarm。

由于信號經(jīng)過了去DC 與求平均的處理，此時同步時刻在低SNR 下也不易被寄生DC 分量和噪聲扭曲，在低SNR 情況下仍有較大的處理增益和較好的性能，且能節(jié)省第一位副載波周期的處理增益，提高位同步的精度與效率。此外，需要注意的是，檢測閾值的設置對假同步率有較大的影響，當檢測閾值設置過高時，假同步率很小，但容易造成漏檢；當設置過低時，假同步率上升，造成誤檢，因此需要結合實際應用合理設置檢測門限，盡量使漏檢、誤檢同時最小。而在防沖突過程中，若讀卡器同時接收到兩個以上近場通信卡的響應，其接收信號應為所有響應的疊加，導致沖突位的位平均能量大于正常位；通過設定防沖突閾值，上述讀卡器位同步器可以很容易地檢測到?jīng)_突位，便于與防沖突環(huán)集成，滿足設計目標。

3 仿真與實現(xiàn)結果

改進的匹配濾波同步捕獲技術算法經(jīng)Matlab 仿真滿足設計要求。

利用Matlab 按第2 節(jié)所述電路結構建立仿真模型，采用OOK 調制、Manchester 編碼，在不考慮噪聲項時，無沖突位的基帶信號及可能發(fā)生一位沖突的疊加信號如圖3 所示。

圖3 基帶信號及沖突信號示例

沖突位置如圖3 中箭頭位置。

對于正常信號模式與沖突信號模式，分別求其基帶信號位平均能量，并按設定閾值做判決，從而恢復數(shù)據(jù)。整個解碼運算過程示意圖如圖4 所示。

圖4 解碼算法過程

用Verilog實現(xiàn)該電路設計，其仿真波形如圖5所示，從圖5 中可看出電路正確實現(xiàn)位邊界的檢測及解碼功能。

圖5 電路實現(xiàn)波形

該文設計的讀卡器位同步器通過0.18 μm CMOS工藝流片實現(xiàn)，芯片照片如圖6 所示。

圖6 芯片照片

4 結束語

該文提出了一種新型的讀卡器位同步算法設計，該位同步算法通過改進的匹配濾波法檢測接收序列的位平均能量，并根據(jù)位平均能量來提取同步時刻，正確解碼，同時可以方便地識別發(fā)生沖突的位。針對NFC-A 防沖突過程中特定的OOK 調制、Manchester 編碼的傳輸信號，該位同步器能在低信噪比和高碼間串擾的環(huán)境下實現(xiàn)快速、高效的同步，且能很方便地與防沖突環(huán)等電路集成。該算法設計經(jīng)Matlab仿真，由Verilog實現(xiàn)并驗證，最終以0.18 μm CMOS 工藝流片實現(xiàn)，經(jīng)測試可以實現(xiàn)讀卡器NFCA 防沖突信息的正確解碼。