白志強，張玉明，湯曉燕，沈應喆，徐會源

（西安電子科技大學微電子學院，西安 710071）

1 引言

由于硅（Silicon，Si）材料特性的固有局限性，目前硅基功率器件在高溫、大功率應用領域已接近理論極限。碳化硅（Silicon Carbide，SiC）功率器件相較于Si功率器件具有更大的禁帶寬度、更高的擊穿電場強度和更低的相對介電常數(shù)[1]，將在航空設備、汽車電子、可再生能源和電力牽引等電力電子系統(tǒng)中逐步取代Si基器件。SiC金屬-氧化物半導體（Metal-Oxide-Semiconductor，MOS）結(jié)構(gòu)器件作為電子電力系統(tǒng)中一類重要的功率控制器件，包括SiC金屬-氧化物半導體場效應晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）與SiC絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor，IGBT），都具有很好的發(fā)展前景。在電力電子系統(tǒng)應用中，Si IGBT的開關(guān)頻率通常限制在20 kHz。但SiC MOSFET的開關(guān)頻率可以達到100 kHz，并且可以實現(xiàn)更高的功率密度[2]。此外，SiC MOSFET可以工作在300℃的高溫下，幾乎是Si IGBT所能承受溫度的2倍。高壓環(huán)境工作時SiC MOSFET的泄漏電流比Si IGBT低2個數(shù)量級。在耐壓300~4500 V范圍內(nèi)的功率開關(guān)器件方面，SiC MOSFET完全有可能取代Si IGBT器件，顯著提高系統(tǒng)的整體效率以及開關(guān)頻率[3]。

SiC MOSFET器件仍存在2個方面的問題：1）由于SiC/SiO2界面附近存在大量界面陷阱，導致器件長期工作中會出現(xiàn)閾值漂移等問題，有文獻報道對商用1200 V 4H-SiC MOSFET器件施加+20 V柵應力50 h后閾值電壓正向漂移0.5 V，而施加-10 V柵應力50 h后閾值電壓負向漂移0.2 V[4]；2）由于SiC MOSFET器件具有高頻高功率的應用需求，器件在一些極端情況下存在動態(tài)可靠性的問題，例如非鉗位感性開關(guān)、短路、浪涌等典型場景，因此針對這些可靠性問題的研究具有一定的現(xiàn)實意義以及學術(shù)價值。本文就SiC MOSFET器件在長期工作中存在的可靠性問題展開綜述，闡述了典型的靜態(tài)和動態(tài)可靠性問題的形成機制和現(xiàn)階段在改善可靠性方面的研究成果與進展。

2 器件長期工作的可靠性

SiC/SiO2界面附近存在的多種陷阱（界面陷阱、近界面陷阱和氧化層陷阱）是影響器件長期可靠工作的主要原因。近些年，大批學者對降低界面陷阱的制備工藝和器件長期可靠性表征等展開了研究。

2.1 器件長期可靠性的表征方法研究

4H-SiC MOSFET的閾值電壓漂移問題主要是由氧化層陷阱在柵偏應力作用下捕獲電荷所造成的，因此對界面附近的氧化層陷阱的表征尤為重要。以N型SiC MOS電容為例，通常采用時間相關(guān)的電壓應力測試（Time Dependent Bias Stress，TDBS）結(jié)合電容-電壓（C-V）掃描對氧化層陷阱密度和平帶電壓（Vfb）的漂移量進行表征。在柵極施加一段時間的應力，測試應力前后樣品的C-V特性，得到器件的平帶電壓漂移量（ΔVfb）。應力時間通常從0 s至100 h不等。通過比較氧化層陷阱捕獲電荷前后的ΔVfb，可以得到氧化層陷阱數(shù)量（Not）：

其中q為電子電荷，Cox為氧化層電容，S為器件電極面積。

SiC MOSFET器件的閾值穩(wěn)定性表征主要通過柵偏應力測試來實現(xiàn)。測試中首先施加一定時間的正偏壓，電子隧穿進入氧化層中和帶正電的陷阱，閾值電壓（VTH）正向漂移；然后施加一定時間的負偏壓，電子會隧穿出氧化層，留下帶正電的氧化層陷阱，VTH負向漂移。重復該過程，不斷增加應力時長，可以評估隨應力時間變化的閾值電壓漂移量（ΔVTH）。2015年美國陸軍研究實驗室報道一氧化氮（Nitric Oxide，NO）退火產(chǎn)生的空穴陷阱會導致VTH負向漂移，在150℃、-15 V偏置100 h，VTH負向漂移接近-2 V[5]。通常ΔVTH與時間的對數(shù)成線性關(guān)系。高溫情況下更多氧化層中的陷阱被激活參與到電荷俘獲過程中，ΔVTH將增加。

高溫反偏（High Temperature Reverse Bias，HTRB）和高溫柵偏（High Temperature Gate Bias，HTGB）測試是對SiC MOSFET進行可靠性評估的常規(guī)測試。在極限工作溫度環(huán)境中，施加稍低于器件阻斷電壓的反向偏壓，應力時間包括168 h、500 h、1000 h等。試驗過程中，通過監(jiān)測器件反向漏電水平判斷器件失效與否。試驗之后，通過檢測器件特性的退化來評估器件的可靠性。YANG等人在150℃環(huán)境中對商用SiC MOSFET器件施加960 V（80%的擊穿電壓）的漏極反向電壓1000 h，結(jié)果顯示器件的漏電流會隨著應力時間的增加出現(xiàn)不同程度的上升，這可以從長期反向偏置的體二極管的特性退化來解釋[6]。

HTGB是一項評估MOSFET器件在高溫及高柵極電場環(huán)境下耐受能力的可靠性試驗。試驗通過把樣品暴露在高溫環(huán)境中，柵極施加高電場，觀察器件性能在高溫柵偏下的退化規(guī)律。YANG等人以商用1.2 kV SiC MOSFET作為測試樣品，在150℃環(huán)境中對3組樣品分別施加大小為20 V、-5 V、-10 V的柵偏應力1000 h，結(jié)果顯示正向應力下VTH正向漂移，負向應力下VTH負向漂移，這主要歸因于氧化物陷阱對電荷的俘獲與釋放。同時ΔVTH嚴重依賴于偏置應力條件，包括偏置極性和大小[6]。

目前國標半導體分立器件測試方法主要面向Si基器件，部分試驗條件并不適用于SiC MOS結(jié)構(gòu)器件評估其閾值穩(wěn)定性。由于不同柵介質(zhì)工藝對界面處陷阱的分布和數(shù)量影響不同，而處于不同能級位置和界面距離的陷阱電荷的響應速度又相差很大，不同響應時長的電荷陷阱必然對VTH產(chǎn)生不同程度的影響。能跟得上測試信號的陷阱就會導致VTH在測試過程中發(fā)生漂移，從而導致VTH出現(xiàn)偏差。柵偏應力后的測試速度越快，則能觀察到更多與體內(nèi)交換電荷的氧化層陷阱；而測試速度過慢會使每個柵偏應力下的結(jié)果受到前一個偏置電壓的影響。另外，測試溫度、應力時長、測試電壓掃描方向及速率等都會對結(jié)果產(chǎn)生嚴重影響。因此，SiC MOSFET器件的可靠性測試結(jié)果往往嚴重依賴于測試條件。加之目前沒有一套被業(yè)界公認的SiC MOSFET器件可靠性測試方法，所以基于不同的測試條件，結(jié)果存在不小的差異。

2.2 柵介質(zhì)制備工藝對長期可靠性的影響

針對SiC MOSFET存在的閾值漂移等可靠性問題，減少4H-SiC/SiO2界面附近的陷阱密度是關(guān)鍵。大批學者對柵介質(zhì)氧化工藝展開優(yōu)化研究。2014年，英國華威大學的研究者采用1500℃的熱氧化工藝制備了橫向MOSFET器件[7]，獲得了較好的場效應溝道遷移率，但由于氧化工藝溫度過高，氧化速率過快，導致柵氧厚度不易控制，造成器件的VTH一致性較差。西安電子科技大學賈一凡等人研究了不同氧化溫度對4H-SiC MOS電容界面特性的影響[8]。采用1200℃、1300℃和1350℃3種溫度的干氧氧化工藝生長SiO2介質(zhì)層，并在1175℃的溫度下對樣品進行NO退火2 h。結(jié)果表明導帶底附近（EC-E）處的界面態(tài)密度（Dit）和過渡層中的近界面陷阱密度都會隨干氧氧化溫度的升高而降低（見圖1和表1）。利用電導法提取的1350℃氧化制備的樣品其導帶底0.2 eV處的界面態(tài)密度僅為3×1011cm-2·eV-1。同時柵氧中有效固定電荷密度都隨熱氧化溫度的升高呈現(xiàn)線性減少的趨勢。原子力顯微鏡觀察結(jié)果顯示提高氧化溫度能夠減少氧化層中“氧化空洞”缺陷數(shù)量。XPS結(jié)果顯示隨著氧化溫度的升高，界面處過渡層中的低值氧化物含量明顯降低了，因此界面附近的陷阱密度隨之減少。

表1 近界面陷阱密度隨熱氧化溫度的變化關(guān)系[8]

圖1 不同熱氧化溫度制備的MOS電容的界面態(tài)密度曲線[8]

部分學者對氧化后的退火工藝也進行了研究。OKAMOTO等人在柵介質(zhì)氧化生長后使用POCl3在1000℃下進行退火，將MOSFET器件的溝道遷移率提高至89 cm2·V-1·s-1[9]，然而，磷（P）鈍化引入的P2O5會將二氧化硅層轉(zhuǎn)化成磷硅玻璃，會嚴重惡化MOSFET器件的閾值穩(wěn)定性，抵消其帶來的低界面態(tài)和高遷移率的好處，因而該工藝方案并未得到推廣。大連理工大學王德君等人提出采用氮氫等離子進行界面鈍化，界面態(tài)密度降低到1011~1012cm-2·eV-1[10]。氮和氫僅集中在SiC/SiO2界面處，氮在鈍化近界面陷阱方面比較有效，而氫在鈍化深層的界面陷阱方面更有效。美國陸軍研究實驗室與Cree公司研究發(fā)現(xiàn)在SiC/SiO2界面上生長一層薄的堿土金屬鋇層可以提升器件場效應遷移率至80 cm2·V-1·s-1以上[11]，同時器件表現(xiàn)出了較好的閾值穩(wěn)定性，正向ΔVTH為+0.8 V，而負向ΔVTH僅有-0.2 V（±2 MV/cm、175℃、15 min），但由于其柵介質(zhì)工藝復雜，難于控制，并未得到推廣。

目前業(yè)界通用的鈍化方法是NO退火處理[12]，該方法能夠有效降低界面態(tài)密度，提高MOSFET器件的溝道遷移率接近40 cm2·V-1·s-1。西安電子科技大學在1175℃條件下分別在NO和氬氣（Ar）環(huán)境中退火2 h制備了N型4H-SiC MOS電容樣品，研究了NO退火對MOS結(jié)構(gòu)器件可靠性的影響。結(jié)果顯示采用NO退火樣品在導帶底附近的界面態(tài)密度比Ar退火樣品低1~2個數(shù)量級，NO退火樣品氧化層中的電子陷阱密度只有Ar退火樣品的60%左右[13]，這表明NO退火能夠提高4H-SiC功率MOSFET器件的溝道遷移率和VTH的正向穩(wěn)定性。由于NO退火引入的氮（N）元素與Si懸掛鍵結(jié)合形成穩(wěn)定的Si≡N鍵，從而有效減少了導帶底附近的界面態(tài)密度。YOSHIOKA等人對溫度在1150~1350℃的NO退火工藝鈍化效果進行了評估，發(fā)現(xiàn)在1250℃下NO退火的SiO2/SiC界面表現(xiàn)出最低的界面態(tài)密度。由于具有類似于施主性質(zhì)的快界面態(tài)密度會隨NO退火溫度的升高而增大，這種快界面態(tài)的增長會抵消慢界面態(tài)密度的減小，導致當NO退火溫度高于1250℃后界面態(tài)密度無法繼續(xù)下降，并且進一步提高退火溫度會使N擴散到SiC和SiO2中[14]。

然而研究表明過度的NO退火會在SiC/SiO2界面附近引入額外的空穴陷阱[15]，嚴重影響器件的負向閾值穩(wěn)定性。西安電子科技大學賈一凡等人就不同NO退火溫度和時長對界面附近電子陷阱和空穴陷阱的影響展開了研究[16-17]。結(jié)果顯示將NO退火溫度從1150℃增加至1250℃，退火時間從30min增加至90min能夠有效降低界面附近的電子陷阱密度，但會導致近界面空穴陷阱的增加，尤其是1250℃、90 min的情況。過度的氮鈍化在P型SiC MOS電容中產(chǎn)生了一種深能級界面陷阱，能級位于4H-SiC價帶頂附近，其數(shù)量與氮鈍化在界面處引入的氮元素含量呈現(xiàn)出正相關(guān)性[16]。時間相關(guān)的電壓應力測試結(jié)果如圖2所示，隨著NO退火時間的增加，正向漂移減少的同時負向漂移在增加。這表明NO退火能提升器件VTH的正向穩(wěn)定性，但會明顯惡化其負向穩(wěn)定性。并且高溫下更多的空穴陷阱會被激活并俘獲空穴，因此高溫下VTH負向不穩(wěn)定性將表現(xiàn)得更為明顯。此外，氮鈍化程度會對柵介質(zhì)可靠性產(chǎn)生顯著影響。增加NO退火時長會惡化NMOS樣品的柵漏電特性，而PMOS樣品的柵漏電特性則會改善。這會減少器件正常工作時的正向柵偏置范圍，擴大器件關(guān)態(tài)時的負向柵偏置范圍[17]。因此，氮退火工藝參數(shù)的選擇需要從溝道遷移率、VTH正向漂移的改善與負向漂移的惡化這兩方面進行折中，同時還需考慮其對器件正向和負向柵偏置范圍的影響。

圖2 不同NO退火時長的MOS電容在室溫和高溫電壓應力后的平帶電壓漂移量比較[17]

2.3 器件長期可靠性機理研究

SiC MOSFET的柵氧化層的可靠性一直是制約SiC功率MOSFET發(fā)展的主要問題。恒壓時變介質(zhì)擊穿（Time Dependent Dielectric Breakdown，TDDB）測量通常用于檢查SiC MOSFET器件的氧化物壽命。YEN等人提供的證據(jù)表明局部氧化層變薄或者局部電場增強是導致器件在TDDB測試早期失效的一個重要原因[18]。柵氧化層局部變薄或電場增強的可能原因包括深微坑、層錯、摻雜不均勻性、臺階束、蝕刻導致非平面表面等，所以對抗外部失效的有效方法之一是提高晶圓清潔度。CHBILI等人使用“幸運缺陷”模型對SiC MOSFET進行了早期失效的模擬[19]。假設幸運缺陷在最接近界面處有最高濃度的指數(shù)分布，通過分別對全部器件（DUTs）、選擇400個器件（類比于封裝級的高溫工作壽命鑒定測試）和隨機選擇50個器件（類比晶圓級TDDB測試）3種模式進行測試，得到的結(jié)果如圖3所示，圖中F表示威布爾分布函數(shù)，TBD為失效時間。從圖3(a)可以看到，尾部為10.95%與實驗測試結(jié)果7.5%相近。這是因為碳相關(guān)物質(zhì)是熱生長的副產(chǎn)品，在生長初期SiO2足夠薄，碳相關(guān)產(chǎn)物很容易逃逸。隨著氧化層變厚，碳相關(guān)產(chǎn)物無法逃逸，并導致更大濃度的缺陷。結(jié)果表明對抗厚柵氧化層外部失效的方法是改善氧化物生長過程，而不是專注于污染控制。

圖3 幸運缺陷的失效分布[19]

FIORENZA等人在140℃、漏極電壓VDS=600 V下進行107s HTRB實驗，結(jié)果發(fā)現(xiàn)失效器件在擊穿時柵極電流IGS突然增加，擊穿發(fā)生在柵極絕緣體中（見圖4）[20]。失效后的器件柵極失去了調(diào)控漏極電流的能力，轉(zhuǎn)移特性曲線發(fā)生明顯偏移，表明存在電荷俘獲。在HTRB期間在固定偏壓下的柵極電流隨著HTRB時間的增加而減小，表明器件在氧化層中出現(xiàn)了捕獲空穴的現(xiàn)象，直到器件發(fā)生硬擊穿。在失效器件擊穿位置附近總能發(fā)現(xiàn)穿透型位錯缺陷，穿透型位錯的存在會引起空穴的濃度增加從而導致柵氧化層提前擊穿。

圖4 高溫柵偏實驗過程中的柵極漏電曲線[20]

徐鵬等人開展的HTGB試驗結(jié)果顯示長時間高溫正偏壓會導致閾值電壓的正向漂移，并且應力越大，持續(xù)時間越長，閾值電壓漂移越劇烈[21]。在正偏壓下，半導體一側(cè)的電子在電場作用下隧穿進入氧化層內(nèi)的陷阱中，引起閾值電壓正向移動。應力時間決定哪些氧化層陷阱會在應力期間改變電荷狀態(tài)。應力時間越長將會導致電壓不穩(wěn)定性增加。但一些太深的陷阱仍然無法改變其荷電狀態(tài)。而在高溫環(huán)境中即使無柵偏應力情況下，閾值電壓也出現(xiàn)了明顯的正向漂移，但漂移量小于同溫度下施加柵偏應力的情況。這是由于器件長時間暴露于高溫環(huán)境中，會引起熱電子發(fā)射，也會使得閾值電壓略微正向移動。

3 器件的動態(tài)可靠性

近些年，SiC MOSFET器件在一些極端情況下的動態(tài)可靠性問題引起了廣泛關(guān)注。常見的動態(tài)可靠性問題有雪崩失效、短路失效和浪涌失效等。這些動態(tài)可靠性問題是提升SiC MOSFET器件商業(yè)化應用水平的阻礙，因此對器件在這些動態(tài)場景中的失效機理研究顯得尤為重要。

3.1 雪崩可靠性

雪崩失效是指在電路快速開關(guān)過程中，存儲于回路中電感或感性元件中的能量會在MOSFET器件的源漏端產(chǎn)生一個過電壓，該電壓迫使器件進入反向雪崩工作模式，電感中的能量在器件內(nèi)部以熱耗散的形式釋放，當施加的能量大于器件承受極限就會導致器件失效[22]。通常采用非鉗位感性開關(guān)（Unclamped Inductive Switching，UIS）電路來衡量SiC MOSFET器件的雪崩可靠性。定義器件能承受的最大雪崩能量為器件的雪崩耐量（EAS），此時的最大雪崩電流為器件的臨界雪崩電流（IAS）。它們的關(guān)系可以由式（2）表示：

其中L為回路中的電感?？梢钥闯雠R界雪崩電流越高，雪崩耐量也就越高，即器件具有更好的雪崩穩(wěn)健性。

近年來，學術(shù)界對SiC MOSFET的單脈沖雪崩失效機理的研究已有一些階段性成果，提出了溝道激活、寄生雙極結(jié)型晶體管（Bipolar Junction Transistor，BJT）開啟和鋁電極燒毀3種主要的失效機理。FAYYAZ等人通過仿真模擬UIS熱過程發(fā)現(xiàn)器件失效時雪崩電流主要流經(jīng)溝道區(qū)域（見圖5）[23]。解析計算結(jié)果表明隨著器件內(nèi)部結(jié)溫升高至1000 K以上，閾值電壓可以很容易降低至零以下，造成溝道開啟，形成雪崩電流的泄放路徑。FAYYAZ等人的實驗結(jié)果顯示降低器件關(guān)態(tài)的負柵壓可以在一定程度上提高器件的雪崩穩(wěn)健性[24]。

圖5 器件雪崩失效時的電流分布[23]

JUNJIE等人的實驗結(jié)果和仿真研究證實了在UIS瞬態(tài)過程期間，由局部高溫引起的器件表面的金屬熔化是導致器件損壞的原因[25]。這種失效機制也得到了UIS測試、建模和數(shù)值計算結(jié)果的完美支持。在雪崩過程中SiC MOSFET器件內(nèi)部的溫度極限約為937 K，這與器件表面金屬鋁的熔化溫度相當。

REN等人認為引起雪崩失效的原因是SiC MOSFET器件內(nèi)部寄生BJT的激活。文中對影響B(tài)JT開啟的串聯(lián)電阻RB進行了理論分析，得到了寄生BJT開啟的理論可能性[26]，同時認為P阱摻雜是影響寄生BJT開啟的關(guān)鍵。JI等人利用線性緩變結(jié)的思路，通過改變P阱摻雜來緩解溝道下方區(qū)域的電場集中，制備出具備更強雪崩能力的器件，間接證明了是BJT開啟導致的器件失效[27]。西安電子科技大學白志強等人通過UIS測試和TCAD仿真相結(jié)合的手段進一步證實了寄生BJT開啟是器件雪崩失效的主要原因[28]。失效器件的開蓋檢查發(fā)現(xiàn)一個貫穿外延層的熱點，表明雪崩過程中器件內(nèi)部溫度極高。后續(xù)的多元胞仿真顯示器件內(nèi)部參數(shù)分布不均可能導致部分元胞的寄生BJT先導通，導致電流和熱量的快速積累，最終形成熱點導致整個器件燒毀。

在改善器件雪崩魯棒性方面，針對寄生BJT激活這類雪崩失效機制，西安電子科技大學白志強等人提出采用倒置P阱摻雜的方法提高器件UIS能力[29]。提高P阱底部摻雜濃度，可以有效降低基區(qū)串聯(lián)電阻，抑制寄生BJT的激活。通過設置低摻雜區(qū)厚度與N+區(qū)厚度相當，可以實現(xiàn)器件低導通電阻與高雪崩魯棒性的良好折中。提高器件內(nèi)部元胞間的工藝參數(shù)均勻性可以抑制寄生BJT開啟，也能達到提升器件UIS能力的目的。此外，LIU等人提出在器件JFET區(qū)上方制作厚的臺階柵氧化物[30]，提高柵氧質(zhì)量，來減少UIS測試過程中柵氧化層的退化。

3.2 短路可靠性

短路失效是指在整流電路中，由于異常信號導致了器件異常開啟，結(jié)電容上巨大的直流電壓會在短時間內(nèi)導致MOS器件產(chǎn)生高于額定電流十幾倍的電流和巨大的熱量而發(fā)生的熱失效。在實際電路中通常會出現(xiàn)兩種類型的短路故障：一種是負載短路故障，器件在正常工作時，負載突然短路，器件就從正常工作狀態(tài)迅速轉(zhuǎn)換成高壓、大電流的工作狀態(tài)；另一種是硬開關(guān)故障，當器件的初始狀態(tài)是關(guān)斷的，負載已經(jīng)短路，此時突然給器件一個開通信號，漏源極仍然承受很高的電壓，器件則從零電流狀態(tài)迅速跳轉(zhuǎn)至承受大電流的狀態(tài)。

近年來，對SiC MOSFET器件短路失效機制的研究報道層出不窮。一些學者認為熱失控是器件失效的主要原因。在熱失效產(chǎn)生之前，短路電流會由負斜率轉(zhuǎn)變成正斜率，在器件關(guān)斷之后漏極產(chǎn)生一個拖尾電流（見圖6）[31]。這兩種效應被認為與溫度相關(guān)，因為隨著脈沖長度增加和溫度升高，空穴數(shù)量增加形成的泄漏電流從體區(qū)流出，從而出現(xiàn)拖尾電流[32]。ROMANO等人認為熱失控失效是由于寄生BJT的導通造成的，隨著短路持續(xù)時長的增加，器件結(jié)溫不斷升高，由高溫產(chǎn)生的泄漏電流顯著增加，這會激活寄生晶體管，導致空穴流通觸發(fā)漏源之間的短路[32]。TCAD仿真的短路失效結(jié)果顯示隨著短路時間的增加，內(nèi)部結(jié)溫達到臨界值便會觸發(fā)寄生BJT的導通。造成熱失控失效的另一種可能的原因是器件制備工藝誤差使得器件各元胞之間出現(xiàn)電流分布不均的現(xiàn)象，進而導致局部熱點的形成[33]。當有泄漏載流子在局部區(qū)域形成時，鄰近的元胞傾向于提供更多的電流導致更強的正反饋，電流簇聚集在有限區(qū)域內(nèi)，迅速形成熱點從而觸發(fā)熱失效。

圖6 1200 V/36 A的平面MOSFET的短路波形（VDS=800 V，VGS=16 V，外殼溫度TCASE=150℃）[31]

除熱失控失效之外，柵源短路也是造成SiC MOSFET器件短路失效的一種常見形式。發(fā)生柵源短路失效的器件通常還具有漏源阻斷能力，只是柵極與源極之間短路，典型的失效曲線如圖7所示[34]。為了研究柵源短路的失效機理，研究者對失效器件進行聚焦離子束切割，發(fā)現(xiàn)在柵氧化層上方的場氧區(qū)中出現(xiàn)了明顯的裂縫[35]，利用能譜儀對裂紋進行元素分析發(fā)現(xiàn)大量鋁元素已經(jīng)遷移到裂紋中（見圖8），推測是由于表面鋁電極熔化后進入場氧區(qū)的裂縫中，當與柵極接觸時形成導電通路，發(fā)生了柵源短路失效。分析表明在短路失效時柵氧上方的場氧區(qū)內(nèi)出現(xiàn)了剪應力是導致出現(xiàn)裂縫的主要原因。圖中ton為開啟時間，VDC為直流母線電壓。

圖7 柵源短路失效時典型的輸出波形[34]

圖8 能譜儀對裂紋處的元素分析結(jié)果[35]

3.3 浪涌可靠性

浪涌可靠性是器件可靠性指標中的一種，用于表征器件承受浪涌電流的能力。浪涌應力主要由SiC MOSFET內(nèi)部的體二極管來承受，所以浪涌測試就是測試體二極管所能承受的最大浪涌電流。浪涌試驗是把樣品暴露在恒溫環(huán)境中，對器件施加半正弦正向高電流脈沖，觀測器件在高電流密度下的耐受能力。

典型的浪涌失效波形如圖9所示，在浪涌過程中柵壓降突變至零，器件發(fā)生了柵源短路失效。另一種情況是漏源電壓在浪涌電流達到峰值時發(fā)生了嚴重的畸變[36]。XU等人對單次浪涌失效的SiC MOSFET器件進行開蓋觀察，發(fā)現(xiàn)主要的失效原因是由高溫引起的源極金屬鋁熔化，熔化的鋁會與層間介質(zhì)層和歐姆接觸層的材料發(fā)生反應，并侵蝕滲透到柵氧中[37]。除了源極金屬鋁熔化，也有因為高溫導致歐姆接觸層與金屬鋁發(fā)生反應而造成器件阻斷能力退化的相關(guān)報道[36]。SADIK等人則認為浪涌電流沖擊產(chǎn)生的高溫會激活寄生NPN晶體管，導致二次擊穿，因為高溫情況會降低寄生NPN晶體管的內(nèi)建電勢使其更容易導通[38]。

圖9 典型的浪涌失效曲線[36]

4 總結(jié)

制約4H-SiC MOSFET器件發(fā)展的主要因素為閾值電壓的不穩(wěn)定性和器件的動態(tài)可靠性問題。在閾值電壓漂移方面，大量文獻利用柵偏應力測試、高溫柵偏和高溫反偏測試對器件的閾值不穩(wěn)定性、柵漏電和反向漏電等特性進行表征。但由于業(yè)內(nèi)缺乏統(tǒng)一的測試標準，且測試條件會嚴重影響測試結(jié)果，導致不同文獻報道的結(jié)果差異較大。對于導致閾值漂移現(xiàn)象的界面陷阱，研究者們通過改良柵介質(zhì)工藝來降低界面態(tài)，通過優(yōu)化NO鈍化溫度和時間來降低界面附近的電子陷阱和空穴陷阱。在器件動態(tài)可靠性方面，SiC MOSFET器件的雪崩失效、短路失效和浪涌失效引起了廣泛關(guān)注。在極端情況下，器件內(nèi)部大量的熱能會導致寄生BJT的開啟和溝道開啟，最終導致器件熱失效，也存在高溫導致表面金屬電極熔化的現(xiàn)象，但由于失效過程迅速，且器件內(nèi)部結(jié)溫難以精確估計，對于器件的失效機制還沒有統(tǒng)一定論。在提高器件動態(tài)可靠性方面，通過優(yōu)化P阱區(qū)摻雜分布可抑制器件內(nèi)部寄生晶體管的開啟；在JFET區(qū)域上方制備具有階梯狀的柵氧化層可提高柵介質(zhì)可靠性，降低柵失效的可能。

解決4H-SiC MOSFET器件存在的可靠性問題仍會是未來工業(yè)界和學術(shù)界的研究重點。降低器件的閾值電壓漂移，改善器件長期工作可靠性的核心就是要盡可能減少4H-SiC/SiO2界面附近的陷阱，提高柵介質(zhì)的質(zhì)量。在雪崩、短路、浪涌等動態(tài)可靠性方面，短時間內(nèi)大量產(chǎn)熱是導致器件失效的主要原因，一方面需要通過器件結(jié)構(gòu)的優(yōu)化設計降低溫度對器件的影響，另一方面可以從外部的封裝結(jié)構(gòu)、導熱材料等角度來提高器件散熱能力，從而改善器件的動態(tài)可靠性。