曾范洋，蔣品群，宋樹(shù)祥，蔡超波，劉振宇

(廣西師范大學(xué) 電子工程學(xué)院，廣西 桂林 541004)

隨著大規(guī)模集成電路的高速發(fā)展，電源管理模塊作為降低電池供電設(shè)備靜態(tài)功耗、延長(zhǎng)電池使用壽命的主要部件，在現(xiàn)代電子設(shè)備中有著舉足輕重的地位[1-3]。而低壓差線性穩(wěn)壓器(LDO)作為電源管理模塊的核心，具有結(jié)構(gòu)簡(jiǎn)單、低噪聲、小型化等諸多優(yōu)點(diǎn)[4-6]，被廣泛地應(yīng)用在現(xiàn)代電子設(shè)備的片上系統(tǒng)(SoC)中。傳統(tǒng)的LDO 穩(wěn)壓器通常是在輸出端外接0.47～10 μF 的片外電容，以便使其具有良好的瞬態(tài)特性和穩(wěn)定性[7]。但是對(duì)于便攜式的電子產(chǎn)品，大容量的片外電容不僅消耗了印刷電路板(PCB)的布局面積，而且芯片內(nèi)部需要預(yù)留外接引腳，不能滿足高度集成化的發(fā)展需求。為克服這一問(wèn)題，無(wú)片外電容型LDO被提出，并成為了當(dāng)前研究的一個(gè)熱點(diǎn)[8]。

設(shè)計(jì)無(wú)片外電容型LDO 穩(wěn)壓器的最大挑戰(zhàn)是在低靜態(tài)電流的情況下實(shí)現(xiàn)快速瞬態(tài)響應(yīng)和環(huán)路穩(wěn)定[9]。Hong 等[10]使用多反饋環(huán)路設(shè)計(jì)的LDO 穩(wěn)壓器實(shí)現(xiàn)了高直流增益和寬帶寬，但電路結(jié)構(gòu)非常復(fù)雜，LDO 穩(wěn)定性的理論分析也變得困難。Lavalle-Aviles 等[11]設(shè)計(jì)的頻率補(bǔ)償模塊提高了LDO 的單位增益帶寬，但其中存在的電阻增大了片上面積。此外，為了獲得良好的瞬態(tài)特性，Yun 等[12]和李思臻等[13]設(shè)計(jì)了具有高頻濾波器或比較器的擺率增強(qiáng)模塊，但增加了LDO 的功耗，且其中存在的電容消耗了版圖面積。

針對(duì)上述問(wèn)題，本文通過(guò)密勒電容倍增補(bǔ)償和零點(diǎn)-極點(diǎn)跟蹤補(bǔ)償技術(shù)設(shè)計(jì)頻率補(bǔ)償模塊，使LDO 采用較小的補(bǔ)償電容即可得到合適的相位裕度。此外，為了改善LDO 的瞬態(tài)響應(yīng)，加入了擺率增強(qiáng)(SRE)模塊，能夠有效減少輸出電壓的過(guò)沖和下沖。

1 電路設(shè)計(jì)和原理分析

無(wú)片外電容型LDO 的結(jié)構(gòu)如圖1 所示，主要由誤差放大器、緩沖級(jí)、功率晶體管、反饋電阻網(wǎng)絡(luò)、擺率增強(qiáng)模塊和頻率補(bǔ)償模塊組成。其中誤差放大器、功率晶體管和反饋電阻網(wǎng)絡(luò)構(gòu)成負(fù)反饋環(huán)路，實(shí)現(xiàn)對(duì)輸出電壓VOUT的實(shí)時(shí)線性控制。當(dāng)負(fù)載電流發(fā)生瞬態(tài)改變時(shí)，頻率補(bǔ)償模塊和擺率增強(qiáng)模塊能夠減少LDO輸出電壓產(chǎn)生的過(guò)沖和下沖，縮短穩(wěn)定時(shí)間。此外，在反饋電阻網(wǎng)絡(luò)中加入了修調(diào)電路(TRIM)，可以對(duì)反饋電壓VFB進(jìn)行微調(diào)，使輸出電壓VOUT不再隨參考電壓VREF線性變化，從而減少參考電壓偏差對(duì)LDO 輸出電壓造成的影響，使輸出電壓更加穩(wěn)定、可靠。

1.1 LDO 實(shí)際電路

本文設(shè)計(jì)的無(wú)片外電容型LDO 實(shí)際電路如圖2 所示。PM0、PM5 和PM11 構(gòu)成偏置電流鏡。PM1～PM4和NM6～NM9 構(gòu)成誤差放大器;PM10、PM11 構(gòu)成源極跟隨器，用于將誤差放大器高輸出阻抗和功率晶體管MP 的寄生電容隔離，避免形成低頻極點(diǎn)[14]。功率晶體管MP 和反饋電阻RFB1、RFB2構(gòu)成功率級(jí)。

圖2 無(wú)片外電容型LDO 實(shí)際電路Fig.2 Circuit of actual output-capacitor-less LDO

頻率補(bǔ)償模塊采用密勒電容倍增補(bǔ)償和零點(diǎn)-極點(diǎn)跟蹤補(bǔ)償結(jié)合的方式。NM6 的寬長(zhǎng)比是NM7 的kx倍，電容CM利用負(fù)載電流鏡的鏡像比例放大kx倍后等效到誤差放大器的輸出端，在LDO 的輸出端和誤差放大器輸出節(jié)點(diǎn)VO1之間構(gòu)成補(bǔ)償環(huán)路。由于NM7 與差分輸入管PM1 處于同一電流支路，因此不會(huì)增加電路的靜態(tài)功耗。PM12 和PM13 的漏端與電容CZ相連，源端連接至輸入電源電壓VDD，其中PM12 的柵端與誤差放大器輸出端相連，PM13 的柵端與功率晶體管MP的柵端相連，因此兩晶體管均工作在深線性區(qū)。當(dāng)負(fù)載變化引起誤差放大器輸出電壓和功率晶體管的柵極電壓發(fā)生改變時(shí)，PM12 和PM13 的漏源電阻也會(huì)隨之發(fā)生變化。通過(guò)合理設(shè)置PM12 和PM13 的寬長(zhǎng)比，可以使其與電容CZ產(chǎn)生的動(dòng)態(tài)零點(diǎn)跟蹤補(bǔ)償LDO 的輸出端極點(diǎn)。電容CE與反饋電阻RFB1、RFB2構(gòu)成超前相位補(bǔ)償結(jié)構(gòu)對(duì)電路進(jìn)行零點(diǎn)補(bǔ)償，其傳遞函數(shù)可以表示為:

式(2)和式(3)表明，超前相位補(bǔ)償結(jié)構(gòu)產(chǎn)生的零點(diǎn)zf比極點(diǎn)pf處在更低頻率。因此可以通過(guò)調(diào)整RFB1和RFB2的阻值來(lái)確保pf在單位增益帶寬外，zf在單位增益帶寬內(nèi)，從而提高電路的穩(wěn)定性。

1.2 穩(wěn)定性分析

LDO 的小信號(hào)等效模型如圖3 所示，其中g(shù)m1表示誤差放大器的等效跨導(dǎo);1x 為緩沖級(jí);gmp表示功率級(jí)的等效跨導(dǎo);gmb表示反饋級(jí)的等效跨導(dǎo)，且gmb=gnm6=kxgnm7。誤差放大器輸出端的等效電阻和電容分別是R1和C1;RZ為PM12 和PM13 的并聯(lián)等效漏源電阻;輸出端的等效電阻和電容分別是RL和CL;Rb為反饋環(huán)路的等效電阻，Rb=1/gnm7。

圖3 LDO 的小信號(hào)等效模型Fig.3 Small signal equivalent model of the LDO

根據(jù)小信號(hào)模型列寫(xiě)節(jié)點(diǎn)電流方程為:

化簡(jiǎn)后得到系統(tǒng)的傳遞函數(shù)AV(s)可以表示為:

式中:ADC為電路的直流增益;p1為主極點(diǎn);z1和z2為零點(diǎn);ADC，p1，z1，z2，a，b分別表示如下:

式(9)表明，電容的倍增效應(yīng)使主極點(diǎn)p1頻率下降了kx倍，并產(chǎn)生了一個(gè)左半平面零點(diǎn)z2，提高整個(gè)環(huán)路的穩(wěn)定性。此外，由傳遞函數(shù)AV(s)的分母可以看出，電路還存在兩個(gè)復(fù)數(shù)共軛極點(diǎn)，其固有頻率ω0和品質(zhì)因數(shù)Q為:

式(14)和式(15)表明，ω0和Q受功率級(jí)等效跨導(dǎo)gmp的影響較大，從而能夠影響整個(gè)系統(tǒng)的穩(wěn)定性[15]。但gmp同時(shí)和功率晶體管的寬長(zhǎng)比相關(guān)，因此需要對(duì)LDO 電路的穩(wěn)定性、版圖面積和輸出負(fù)載能力進(jìn)行綜合考慮后，決定gmp的取值。

式(10)表明，零點(diǎn)-極點(diǎn)跟蹤補(bǔ)償結(jié)構(gòu)在電路中產(chǎn)生了一個(gè)零點(diǎn)z1，由MOS 電阻阻值的計(jì)算公式可得:

式中:Io為負(fù)載電流;μp為載流子遷移率;Cox為柵氧化層單位電容;W/L為晶體管的寬長(zhǎng)比。由式(16)可以看出，z1會(huì)隨著負(fù)載電流Io的改變而變化，通過(guò)合理設(shè)置MOS 電阻的寬長(zhǎng)比，可以使其跟蹤補(bǔ)償輸出端極點(diǎn)。

1.3 瞬態(tài)響應(yīng)分析

本文中的無(wú)片外電容LDO 擺率增強(qiáng)電路如圖4 所示，當(dāng)負(fù)載變化時(shí)，通過(guò)控制PM16 和NM22 的導(dǎo)通和關(guān)斷，從而實(shí)現(xiàn)對(duì)LDO 輸出電壓的快速瞬態(tài)調(diào)整。其工作原理是:在LDO 輸出電壓穩(wěn)定時(shí)，晶體管PM16 和NM22 均不工作，SRE 電路不影響LDO 主電路的環(huán)路穩(wěn)定性，并且減小了靜態(tài)功耗。當(dāng)負(fù)載電流瞬態(tài)減小時(shí)，LDO 的輸出電壓產(chǎn)生過(guò)沖，VFB增大，從而使SRE 電路的輸入電壓VA減小而VB增大，晶體管PM16 和NM21 開(kāi)始工作。輸入電源電壓VDD通過(guò)PM16 對(duì)功率晶體管MP 的柵極電壓VG進(jìn)行充電，以降低LDO 的輸出電壓。反之，當(dāng)負(fù)載電流瞬態(tài)增大時(shí)，LDO 的輸出電壓產(chǎn)生下沖，VFB減小，從而使VA增大而VB減小，晶體管PM17、PM18 和NM22 工作。VG通過(guò)NM22 對(duì)地放電，以增大LDO 的輸出電壓。

圖4 擺率增強(qiáng)電路Fig.4 Slew rate enhancement circuit

2 版圖設(shè)計(jì)與仿真結(jié)果

本文設(shè)計(jì)的無(wú)片外電容型LDO 穩(wěn)壓器采用0.11 μm 標(biāo)準(zhǔn)CMOS 工藝，在對(duì)電路的對(duì)稱、匹配以及噪聲隔離等多個(gè)方面進(jìn)行充分的考慮后，LDO 的整體版圖繪制如圖5 所示，尺寸為261 μm×149 μm。通過(guò)Calibre 工具對(duì)所繪制版圖中存在的寄生參數(shù)進(jìn)行提取，利用Cadence Spectre 仿真器完成了后仿驗(yàn)證工作。

圖5 無(wú)片外電容型LDO 電路版圖Fig.5 Output-capacitor-less LDO layout

不同輸入電源電壓下LDO 的輸出電壓曲線如圖6所示。當(dāng)輸入電源電壓VDD為1.3～3.3 V，最大輸出負(fù)載電流為50 mA 時(shí)，輸出電壓VOUT的穩(wěn)定值為1.21 V，壓差電壓為100 mV。圖7 所示為輸入電源電壓VDD為2～3.6 V 時(shí)，不同負(fù)載條件下LDO 的線性調(diào)整曲線。當(dāng)負(fù)載電流Iload=100 μA 時(shí)，LDO 的線性調(diào)整率最差，為7.625 mV/V。

圖6 不同輸入電源電壓下LDO 的輸出電壓曲線Fig.6 VOUT curve of LDO at different VDD

圖7 不同負(fù)載電流下LDO 的線性調(diào)整曲線Fig.7 Line regulation curves of LDO at different Iload

不同負(fù)載條件下的LDO 頻率響應(yīng)特性曲線如圖8所示，表1 列出了其具體性能參數(shù)。當(dāng)負(fù)載電流為0.1 mA 時(shí)，LDO 穩(wěn)壓器的單位增益帶寬為1.93 MHz;當(dāng)負(fù)載電流為50 mA 時(shí)負(fù)載電阻值最小，LDO穩(wěn)壓器的增益為56.27 dB。

表1 不同負(fù)載電流時(shí)LDO 的性能參數(shù)Tab.1 Performance parameters of LDO at different Iload

圖8 不同負(fù)載電流時(shí)LDO 的頻率響應(yīng)曲線Fig.8 Frequency response curves of LDO at different Iload

圖9 所示為加入SRE 電路前后LDO 的負(fù)載瞬態(tài)響應(yīng)特性曲線。當(dāng)負(fù)載電流以1 μs 的時(shí)間在1～50 mA之間躍變時(shí)，與未加入SRE 電路的LDO 相比，輸出電壓的下沖幅度由296 mV 減小至170 mV，減少了126 mV，下降了42.5%;過(guò)沖幅度由213 mV 減小至169 mV，減少了44 mV，下降了20.6%。

圖9 負(fù)載瞬態(tài)響應(yīng)特性Fig.9 Load transient response characteristics

表2 為本文與部分參考文獻(xiàn)LDO 穩(wěn)壓器的性能對(duì)比。從表2 可以看出，本文設(shè)計(jì)的LDO 穩(wěn)壓器的主要優(yōu)勢(shì)為靜態(tài)電流較低，為35 μA，滿載情況下的壓差為100 mV，提高了對(duì)電源電能的轉(zhuǎn)換效率;同時(shí)片內(nèi)補(bǔ)償電容較小，有利于減小版圖面積，降低芯片的制造成本。

表2 本文與其他文獻(xiàn)LDO 穩(wěn)壓器的性能對(duì)比Tab.2 Performance comparison of LDO in this paper with other literatures

3 結(jié)論

本文設(shè)計(jì)了一種應(yīng)用于SoC 的高穩(wěn)定性無(wú)片外電容型LDO 穩(wěn)壓器。該電路通過(guò)擺率增強(qiáng)模塊改善了LDO 輸出電壓的瞬態(tài)響應(yīng)特性，同時(shí)利用密勒電容倍增技術(shù)和零點(diǎn)-極點(diǎn)跟蹤補(bǔ)償技術(shù)使LDO 在不同負(fù)載下均具有良好的穩(wěn)定性。后端仿真結(jié)果表明:不同負(fù)載條件下，LDO 的相位裕度均大于60°。當(dāng)負(fù)載電流以1 μs 的躍變時(shí)間在1～50 mA 之間變化時(shí)，輸出電壓的下沖幅度和過(guò)沖幅度分別減少了42.5%和20.6%。仿真結(jié)果表明，本文設(shè)計(jì)的無(wú)片外電容型LDO 穩(wěn)壓器補(bǔ)償電容小、穩(wěn)定性高、靜態(tài)電流低，可為數(shù)據(jù)轉(zhuǎn)換器、振蕩器、寄存器等電路模塊提供穩(wěn)定的電源電壓。