曾 維，肖俊秋，夏 歡，譚 磊，張 鵬

(成都理工大學(xué) 機(jī)電工程學(xué)院，成都 610059)

0 引 言

低地球軌道(Low Earth Orbit，LEO)衛(wèi)星移動(dòng)通信系統(tǒng)不僅是地面移動(dòng)通信系統(tǒng)強(qiáng)有力的補(bǔ)充和擴(kuò)展，還是未來(lái)移動(dòng)通信的一個(gè)重要發(fā)展方向。然而，衛(wèi)星運(yùn)行軌道高度高，信號(hào)傳輸時(shí)延高且變化快，衛(wèi)星通信需要比地面通信系統(tǒng)更高效準(zhǔn)確的定時(shí)估計(jì)算法；地面終端與衛(wèi)星通信過(guò)程中，會(huì)產(chǎn)生較大的多普勒頻移，影響正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)信號(hào)各子載波的正交性，這對(duì)系統(tǒng)的頻偏估計(jì)性能提出了挑戰(zhàn)[1]。在地面第五代移動(dòng)通信技術(shù)(5th Generation Mobile Communication Technology，5G)新空口(New Radio，NR)系統(tǒng)中，基站發(fā)送信號(hào)的定時(shí)和頻偏估計(jì)是在下行同步過(guò)程中完成的[2]。因此，研究下行同步技術(shù)對(duì)于克服衛(wèi)星信道對(duì)通信的影響和增強(qiáng)衛(wèi)星5G系統(tǒng)的可靠性有重要的意義。目前，針對(duì)下行同步已有大量的算法研究，文獻(xiàn)[3]介紹了使用最廣泛的時(shí)域互相關(guān)算法，該算法將接收時(shí)域信號(hào)與本地生成的主同步信號(hào)(Primary Synchronization Signal，PSS)時(shí)域序列進(jìn)行相關(guān)；文獻(xiàn)[4]提出一種分段自相關(guān)算法，通過(guò)對(duì)PSS互相關(guān)值分段計(jì)算的方式，在一定程度上減少了頻偏對(duì)檢測(cè)結(jié)果的影響；文獻(xiàn)[5]利用現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(Filed Programmable Gate Array, FPGA)的并行策略實(shí)現(xiàn)了下行同步算法。

本文以第三代合作伙伴計(jì)劃(3rd Generation Partnership Project,3GPP) 5G NR技術(shù)標(biāo)準(zhǔn)為基礎(chǔ)，在最大程度復(fù)用5G NR通信體制的前提下，針對(duì)LEO衛(wèi)星移動(dòng)通信系統(tǒng)的技術(shù)特點(diǎn)，對(duì)物理層接收信道模型進(jìn)行了優(yōu)化和改進(jìn)，對(duì)終端下行時(shí)頻同步技術(shù)進(jìn)行了算法研究設(shè)計(jì)和FPGA實(shí)現(xiàn)，利用Vivado軟件仿真和板級(jí)調(diào)試，最終驗(yàn)證了該方案的實(shí)用性和可靠性。

1 LEO-5G下行時(shí)頻同步算法設(shè)計(jì)

時(shí)頻同步是用戶(hù)設(shè)備(User Equipment, UE)接入LEO-5G系統(tǒng)的首要步驟之一。只有實(shí)現(xiàn)了物理小區(qū)標(biāo)識(shí)(CELLID,ID)獲取和下行時(shí)頻同步，才能獲得系統(tǒng)信息從而準(zhǔn)確解調(diào)數(shù)據(jù)，因此下行時(shí)頻同步算法的設(shè)計(jì)尤為重要。在LEO-5G系統(tǒng)同步過(guò)程中，通過(guò)子載波間隔和信號(hào)帶寬等參數(shù)，按照協(xié)議進(jìn)行查表，可確定OFDM符號(hào)長(zhǎng)度以及循環(huán)前綴(Cyclic Prefix, CP)長(zhǎng)度，基于上述參數(shù)才能進(jìn)行去CP和快速傅里葉變換(Fast Fourier Transform,FFT)等操作。在上述參數(shù)已知的情況下，LEO-5G系統(tǒng)的下行時(shí)頻同步算法主要包括PSS同步、輔同步信號(hào)(Secondary Synchronization Signal，SSS)同步、時(shí)間精同步和頻偏精同步等步驟，其流程如圖1所示。

圖1 下行時(shí)頻同步算法流程

1.1 改進(jìn)的PSS檢測(cè)算法

本文對(duì)傳統(tǒng)PSS算法做出改進(jìn)，通過(guò)對(duì)比提出了一種“兩塊合并分兩段互相關(guān)”的PSS檢測(cè)算法。在信噪比(Signal-to-Noise Ratio，SNR)SNR=-8 dB時(shí)，Matlab軟件仿真得到：“不合并不分段”、“不合并分兩段”、“兩塊合并不分段”和“兩塊合并分兩段”[7]4種檢測(cè)算法的互相關(guān)值峰值對(duì)平均值功率比(Peak-to-Average Power Ratio,PAPR)、累積分布函數(shù)(Cumulative Distribution Function,CDF)和噪聲PAPR 互補(bǔ)累計(jì)分布函數(shù)(Complementary Cumulative Distribution Function,CCDF)，如圖2所示。

圖2 互相關(guān)值PAPR CDF與噪聲PAPR CCDF

由圖可知，在無(wú)頻偏情況下：采用“不合并不分段”互相關(guān)算法時(shí)，對(duì)應(yīng)PAPR約為15 dB，噪聲門(mén)限取16；采用“不合并分兩段”互相關(guān)算法時(shí)，對(duì)應(yīng)PAPR約為8 dB，噪聲門(mén)限取10；采用“兩塊合并不分段”互相關(guān)算法時(shí)，對(duì)應(yīng)PAPR約為15 dB，噪聲門(mén)限取10；采用“兩塊合并分兩段”互相關(guān)算法時(shí)，對(duì)應(yīng)PAPR約為8 dB，噪聲門(mén)限取6。各算法性能表現(xiàn)如表1所示。

表1 算法性能表現(xiàn)

由圖2可知，當(dāng)頻偏為50 kHz(0.45個(gè)子載波)時(shí)，“不分段”互相關(guān)檢測(cè)算法與“分兩段”互相關(guān)檢測(cè)算法，在信號(hào)對(duì)齊時(shí)刻的PAPR分別為原來(lái)的80%(PAPR門(mén)限值為3 dB)和92.5%(PAPR門(mén)限值為0.6 dB)，故采用“分兩段”互相關(guān)檢測(cè)算法時(shí)，PAPR值降低較少，PSS檢測(cè)概率更高。

1.2 SSS檢測(cè)算法

由LEO-5G系統(tǒng)定義，單邊帶(Single Side Band,SSB)塊中的SSS共有336組，若在時(shí)域進(jìn)行信號(hào)檢測(cè)，會(huì)導(dǎo)致相關(guān)乘法計(jì)算量過(guò)大，因此SSS一般在頻域進(jìn)行檢測(cè)，相關(guān)運(yùn)算只涉及加法[8]。為保證資源消耗與延遲要求，在SSS邏輯實(shí)現(xiàn)部分，不考慮多塊合并算法，而是將接收基帶信號(hào)與本地336組SSS序列直接互相關(guān)，比較判決最大模值。

1.3 時(shí)間精同步

時(shí)間精同步的目的是找到原始采樣率上的定時(shí)同步點(diǎn)。如式(1)所示，根據(jù)粗定時(shí)即PSS檢測(cè)的結(jié)果，設(shè)置一個(gè)固定長(zhǎng)度的搜索窗，將原始采樣率信號(hào)與本地PSS進(jìn)行滑動(dòng)互相關(guān)求模方，最大值即為精定時(shí)點(diǎn)。

式中：rx(m+i)為原始采樣率信號(hào)變換到頻域的結(jié)果；i為滑動(dòng)窗系數(shù)；pss*(m)為本地PSS檢測(cè)值；NFFT為FFT點(diǎn)數(shù)。

根據(jù)粗定時(shí)結(jié)果，設(shè)置搜索窗SearchWindow范圍為[-Dw,Dw] ×Ds個(gè)樣點(diǎn)，本設(shè)計(jì)降采樣倍數(shù)Ds取32，窗長(zhǎng)Dw取2，在具體實(shí)現(xiàn)中可自由配置。

1.4 頻偏精同步

頻偏粗同步通過(guò)PSS分段相關(guān)估計(jì)，估計(jì)的頻偏范圍大，但精度較低。在完成SSS檢測(cè)后，可以通過(guò)PSS和SSS相關(guān)對(duì)頻偏進(jìn)一步估計(jì)，與粗頻偏同步類(lèi)似，方法也是通過(guò)相位累積估計(jì)頻偏值。

在系統(tǒng)120 kHz子載波間隔下，對(duì)應(yīng)的頻偏估計(jì)范圍為(-28,28] kHz。為減小噪聲影響，PSS和SSS仍使用降采樣后的基帶信號(hào)，即FFT點(diǎn)數(shù)為128。由于小區(qū)特定參考信號(hào)(Cell Specific Reference Signal,CRS)在整個(gè)帶寬內(nèi)分布，CRS相關(guān)在高采樣率下進(jìn)行。因此，本設(shè)計(jì)在利用同步信號(hào)的精頻偏估計(jì)基礎(chǔ)上，利用CRS導(dǎo)頻信號(hào)完成進(jìn)一步精頻偏估計(jì)。

2 下行同步算法的FPGA實(shí)現(xiàn)

2.1 下行同步FPGA實(shí)現(xiàn)架構(gòu)

圖3 LEO-5G下行同步的FPGA實(shí)現(xiàn)架構(gòu)

2.2 各個(gè)模塊的具體功能與思路

2.2.1 PSS檢測(cè)模塊

2.2.2 SSS檢測(cè)模塊

2.2.3 CFOC頻偏補(bǔ)償模塊

CFOC模塊的思路是，通過(guò)輸入的頻率偏移量來(lái)產(chǎn)生相應(yīng)的補(bǔ)償數(shù)據(jù)，對(duì)最多4相并行輸入的數(shù)據(jù)進(jìn)行實(shí)時(shí)頻偏補(bǔ)償。在模塊開(kāi)始處理的valid信號(hào)拉高之后，如果收到的頻偏與上一周期的頻偏不一致，直接數(shù)字式頻率合成器(Direct Digital Synthesizer，DDS)復(fù)位并計(jì)算頻率控制字與相位偏移量等數(shù)據(jù)，復(fù)位電平低有效且持續(xù)2個(gè)時(shí)鐘后拉高。當(dāng)DDS接收到輸入有效信號(hào)后開(kāi)始工作，延遲6個(gè)時(shí)鐘后拉高DDS輸出有效信號(hào)，并開(kāi)始輸出計(jì)算得到的正余弦信號(hào)，然后通過(guò)該信號(hào)對(duì)延時(shí)了相應(yīng)時(shí)鐘的4相輸入同相正交(In-phase/Quadrature，IQ)數(shù)據(jù)進(jìn)行實(shí)時(shí)頻偏補(bǔ)償。

2.2.4 信道估計(jì)模塊

信道估計(jì)模塊的主要目的是通過(guò)本地頻域數(shù)據(jù)X(k)和接收數(shù)據(jù)Y(k)來(lái)估計(jì)信道響應(yīng)H(k)。具體思路是，首先將接收到的CRS信號(hào)與本地導(dǎo)頻CRS信號(hào)進(jìn)行共軛相乘，再進(jìn)行離散傅里葉變換(Discrete Fourier Transformation，DFT)運(yùn)算，求取信號(hào)功率。然后，搜索確定最大信號(hào)功率位置，并通過(guò)最大信號(hào)功率位置范圍，計(jì)算出信號(hào)平均功率和噪聲平均功率。同時(shí)進(jìn)行時(shí)域降噪，采用DFT運(yùn)算方式得到信道估計(jì)值，并通過(guò)信號(hào)和噪聲功率計(jì)算SNR。最后，通過(guò)線(xiàn)性插值計(jì)算出定時(shí)誤差。

2.2.5 星座解映射模塊

在星座解映射模塊采取了軟解調(diào)的方式。發(fā)送端，星座映射是將N比特輸入數(shù)據(jù)采用指定的調(diào)制方式變換成頻域內(nèi)的符號(hào)。二進(jìn)制相移鍵控(Binary Phase-Shift Keying，BPSK)和π/2-BPSK將1 bit映射為一個(gè)符號(hào)，QPSK將2 bit映射為一個(gè)符號(hào)， 8PSK將3 bit映射為一個(gè)符號(hào)。星座解映射基本為星座映射的逆過(guò)程，通過(guò)上層信號(hào)控制的映射方式，將輸入的復(fù)數(shù)數(shù)據(jù)還原為以對(duì)數(shù)似然比(Log Likelihood Ratio，LLR)表示的軟解調(diào)信息，并通過(guò)一定的算法進(jìn)行輸出幅度的控制。

3 FPGA仿真結(jié)果及分析

3.1 PSS檢測(cè)仿真

表2 PSS檢測(cè)模塊仿真結(jié)果總結(jié)

3.2 SSS檢測(cè)仿真

圖4 SSS檢測(cè)模塊的仿真結(jié)果

4 FPGA有效性驗(yàn)證

4.1 Matlab軟件仿真結(jié)果驗(yàn)證

為了驗(yàn)證 FPGA算法的有效性，聯(lián)合Matlab軟件對(duì)本設(shè)計(jì)中FPGA模塊的同步性能進(jìn)行測(cè)試，將空口實(shí)驗(yàn)數(shù)據(jù)PBCH比特作為Matlab軟件鏈路發(fā)送端的輸入，經(jīng)過(guò)加性高斯信道，在接收端依次進(jìn)行符號(hào)級(jí)和比特級(jí)的處理，最后完成MIB解析。其次，將第一步中加性高斯信道后的接收數(shù)據(jù)進(jìn)行定點(diǎn)化處理，作為文本文件(Textfile，TXT)輸入到下行時(shí)頻同步FPGA模塊中，完成一系列仿真測(cè)試；然后在Matlab軟件中對(duì)仿真測(cè)試結(jié)果進(jìn)行比特級(jí)處理；最后，完成MIB解析。MIB解析結(jié)果如圖5所示，當(dāng)SNR>-4 dB時(shí)，MIB解析正確率高于90%。當(dāng)MIB解析正確率達(dá)到90%以上時(shí)，F(xiàn)PGA設(shè)計(jì)的同步性能比Matlab軟件設(shè)計(jì)的同步性能低1 dB左右，當(dāng)SNR范圍為[-7,-4] dB時(shí)，F(xiàn)PGA模塊MIB解析正確率為約83.07%。

圖5 Matlab軟件仿真結(jié)果

4.2 時(shí)序與資源消耗驗(yàn)證

在實(shí)現(xiàn)下行時(shí)頻同步功能后，需評(píng)估工程整體時(shí)序和資源消耗情況，以驗(yàn)證方案的合理性。本文LEO-5G系統(tǒng)下行鏈路配置為100 MHz帶寬和120 kHz子載波間隔時(shí)，要求系統(tǒng)吞吐率為66 RB×12 RE×14 symbs×2 bit/0.125 ms=177.408 Mbit/s，而下行同步FPGA設(shè)計(jì)的最大運(yùn)行頻率為250 MHz，滿(mǎn)足177 Mbit/s的LEO-5G系統(tǒng)下行峰值速率要求。

根據(jù)LEO-5G系統(tǒng)需求，設(shè)計(jì)選擇的芯片型號(hào)為xcvu440-flga2892-1-i，Vivado給出的下行時(shí)頻同步FPGA模塊片上資源消耗報(bào)告如表3所示。查找表(Look-Up-Table，LUT)、嵌入式塊(Block Random Access Memory,BRAM)和數(shù)字信號(hào)處理(Digital Signal Processing，DSP)的消耗占比分別為3.68%、11.71%和7.53%，為L(zhǎng)EO-5G系統(tǒng)進(jìn)一步集成物理下行共享信道(Physical Downlink Shared Channel, PDSCH)與物理下行控制信道(Physical Downlink Control Channel, PDCCH)鏈路留下了充足的資源。

表3 下行時(shí)頻同步FPGA模塊片上資源消耗報(bào)告

5 結(jié)束語(yǔ)

本文基于LEO-5G系統(tǒng)的PBCH鏈路結(jié)構(gòu)和下行時(shí)頻同步總體架構(gòu)，對(duì)比了3種PSS檢測(cè)算法后，提出了“兩塊合并分兩段互相關(guān)”檢測(cè)算法，有效提高了在有頻偏情況下的檢測(cè)正確率。同時(shí)，給出了頻偏粗同步、SSS檢測(cè)、時(shí)間精同步和頻偏精同步的算法設(shè)計(jì)。此外，聯(lián)合Matlab軟件使用空口實(shí)驗(yàn)數(shù)據(jù)對(duì)FPGA工程進(jìn)行測(cè)試，得到MIB解析正確率約為83.07%，成功驗(yàn)證了方案的正確性與可靠性。最后，通過(guò)對(duì)時(shí)序和資源消耗的評(píng)估，本文設(shè)計(jì)的FPGA工程時(shí)序?yàn)?50 MHz，芯片的存儲(chǔ)資源消耗僅為11.7%，各項(xiàng)指標(biāo)均符合指標(biāo)要求，可以為L(zhǎng)EO-5G系統(tǒng)終端基帶芯片的研制提供一定的參考價(jià)值。