譚 振,聶 媛,于 艷,田 震,喻松林

(華北光電技術研究所,北京 100015)

1 引 言

在半導體和微電子領域,垂直堆疊集成電路的趨勢已成為滿足諸如高性能、多功能、低功耗、小型化電子設備要求的可行的解決方案,實現(xiàn)此目的的各種方法和過程稱為三維集成技術(3D integration)。通常,三維集成是一個廣義術語,其技術可分為三維晶圓級封裝、基于三維中介層(interposer)的集成、三維堆疊式集成電路(3D stacked IC,3D-SIC)、單片三維集成電路、三維異構集成等。

三維晶圓級封裝的操作對象是晶圓,它通過采用重分布層(Redistribute layers，RDL)和凸點工藝(bumping process)來形成互連；基于中介層的三維封裝其特點是芯片被貼裝在中介層(中介層的材料可以是硅、玻璃或者有機材料)的兩端,通過硅通孔(Through Silicon Vias，TSVs)實現(xiàn)電學連接；三維堆疊集成電路是通過TSV將集成電路(Integrate Circuit)之間進行互連；單片三維集成電路是利用代工廠的工藝,在單個芯片上堆疊多器件層,在這個過程中,非常精細的TSV并不是其實現(xiàn)電學互連的必選手段；三維異構集成是指基于不同半導體材料體系,進行單片級(如異質外延集成)或者晶圓級集成,如將氮化鎵高電子遷移率晶體管(High electron mobility transistor,HEMT)器件、磷化銦異質結雙極晶體管(Hetero junction bipolar transistor,HBT)和硅MEMS器件封裝在CMOS晶圓上。

紅外焦平面探測器是一種可處理大量并行信號的器件,在一幀周期內,焦平面陣列上的每個像元都在處理入射到探測器上的光子信號。對于像元數(shù)量巨大的大規(guī)格焦平面陣列,所有像元同時工作的這種機制只能通過在像元級將光電二極管和讀出電路進行垂直互連來實現(xiàn)。圖1展示了最簡單的垂直集成,即焦平面陣列堆疊在單片硅電路之上,這也是傳統(tǒng)的紅外焦平面探測器互連形式。

圖1 傳統(tǒng)的紅外探測器結構示意圖

在很長的一段時間內,傳統(tǒng)紅外焦平面探測器的發(fā)展都是以光電二極管陣列的發(fā)展為主線,但是隨著紅外焦平面探測器技術發(fā)展,讀出電路的發(fā)展也逐漸凸顯出其重要作用。趨勢之一是探測器像元尺寸的減小,這意味著在同樣的焦平面規(guī)格下可以獲得更多的場景內容；趨勢之二是在像元內增加信號處理能力,這使得全數(shù)字化焦平面成為可能。在此趨勢下,紅外探測器將向著小體積、重量、功耗；高可靠性、高穩(wěn)定性的集成化智能化系統(tǒng)發(fā)展。

然而,這兩個趨勢的發(fā)展對讀出電路設計提出了難題:在更小的像元面積內集成更多的電路功能。克服這個難題的措施之一就是采用更先進的CMOS設計節(jié)點,但是研究發(fā)現(xiàn),超過28 nm后,先進設計技術的成本優(yōu)勢開始下降[1]。因此,研究人員開始轉向三維讀出電路(3D ROIC)的研發(fā)。

傳統(tǒng)的二維電路結構限制了像元級電路功能,三維電路集成顯示出了其不受像元尺寸限制的優(yōu)越性。積分電容作為讀出電路中的關鍵參數(shù)之一,不再支配電路可用面積,這就允許在像元級額外增加信號處理功能,比如片上A/D轉換、數(shù)據(jù)壓縮、原位信號處理等功能[2]。同時,三維集成電路將允許在相互獨立的層內布局模擬電路和數(shù)字電路,如圖2示意,這就可以充分利用模擬和數(shù)字電路各自的最佳設計規(guī)則和工藝技術,從而降低噪聲、功耗并且提高產出率。

圖2 三維垂直集成示意圖

美國 DARPA(Defence Advanced Research Project Agency)在2001年就提出了VISA(Vertical Integrate Sensor Array)項目研究,旨在提高光電探測器性能,拓展光電探測器功能。參與該項目的研究結構包括DRS Infrared Technology、MCNC、Rockwell Scientific、Raytheon Vision Systems、University of NY at Albany以及Lincoln Laboratory。項目分兩個階段,第一個階段是研究通孔互連方法的可行性,同時研究大動態(tài)范圍的A/D電路；第二個階段是將通孔互連技術和電路技術進行集成,從而獲得基于垂直集成技術的高性能傳感器[3]。

從DARPA提出上述研究計劃,至今已近20年,本文對上述研究機構的公開報道的相關研究結果進行了總結,同時探討了三維集成技術在紅外探測器研制中面臨的挑戰(zhàn)及發(fā)展趨勢。

2 紅外焦平面探測器中的三維集成工藝

紅外焦平面探測器芯片由光電二極管陣列和讀出電路芯片互連形成。根據(jù)互連形式可以分為兩種,其一是采用In柱的互連結構,該結構是國內外絕大多數(shù)研究機構的技術方案(圖3(a))；其二是采用通孔的互連結構(圖3(b)),是美國DRS公司獨有的技術方案,稱之為HDVIP(High Density Vertical Integrated Photodetector)[4],本質上也是垂直集成技術的應用,得益于光電二極管的特殊結構,DRS公司在紅外探測器三維垂直集成技術方面的研究一直處于行業(yè)領先水平。

圖3 In柱互連和通孔互連結構的紅外探測器示意圖

綜上所述,紅外探測器中的三維集成可以分為讀出電路的三維集成以及探測器的三維集成,由于摒棄了In柱互連,后者集成度更高。但是無論哪一種集成結構,采用通孔互連都是必備的技術途徑。

TSV是三維集成電路的一種主流技術。它是一種系統(tǒng)級架構的新方法,內部含有多個平面器件層的疊層,并經由TSV以垂直短線方式取代傳統(tǒng)的芯片互連線方法,無需外部引線鍵合。采用TSV技術集成相同類型的紅外探測器信號處理電路,可以提高單位面積/體積上的電容值或者功能模塊,因此能夠顯著提升紅外探測器的電荷處理能力或者增加電路功能,并且可減少信號傳輸?shù)难舆t并能增加帶寬。采用TSV技術集成不同類型的紅外探測器信號處理電路,如將信號處理、圖像處理和數(shù)據(jù)存儲等芯片集成,可以降低紅外系統(tǒng)體積重量和功耗,提高系統(tǒng)集成度。

美國MIT林肯實驗室,將絕緣物上硅(Silicon On Insulator,SOI)晶圓作為轉移晶圓,每兩層芯片通過低溫氧化物-氧化物鍵合后,將SOI晶圓處理掉,在頂層芯片上干法刻蝕出直徑1.5 μm的TSV,進行標準的通孔填充,實現(xiàn)與下面相鄰層芯片的連通。重復該過程,完成了兩個CMOS電路與一個雪崩光電探測器(Avalanche Photo Detector,APD)芯片的三維集成,其工藝過程如圖4所示。

圖4 MIT林肯實驗室3D集成工藝步驟

由于采用了SOI技術,不僅可以降低Si襯底上的寄生電容,降低功耗,提高運行速度,同時,在多層電路通孔互連時,通孔之間是絕緣的,每個通孔可以直接進行金屬沉積,簡化了工藝。

美國DRS公司的三維集成工藝過程如圖5所示。在模擬電路上進行深硅刻蝕、深孔鈍化層沉積,形成鍵合對準標記,接下來,采用機械研磨、化學機械拋光等工藝將模擬電路減薄到30 μm左右,露出鍵合標記；在數(shù)字電路上進行金屬沉積、TSV焊盤成型等工藝。之后,將兩個電路芯片對準鍵合,接著制備TSV,然后沉積金屬,經光刻刻蝕成型,完成模擬電路數(shù)字電路的連接。碲鎘汞紅外探測器與兩層電路的鍵合,DRS依舊采用其傳統(tǒng)的HDVIP工藝,采用三維集成工藝后,DRS科研人員驗證了該結構可以承受2000余次溫度沖擊(室溫到77 K溫差)[5]。圖6為掃描電鏡下3D讀出電路和紅外探測器剖面圖。

圖5 DRS公司模擬電路和數(shù)字電路的三維集成示意圖

圖6 掃描電鏡下3D讀出電路和紅外探測器剖面圖

英國BAE公司提出的解決方案是基于中介層的(3D interposer)的三維垂直集成,研發(fā)人員利用雙面電路板卡(Double Sided Circuit Card Assembly)作為中介層,圖像傳感器在電路板的一側對輻射進行響應,產生的信號在電路板的另一側由專用集成電路、內存進行處理和存儲。

內存和閃存芯片被減薄到330 μm,然后貼裝到專用集成電路上,并且通過引線鍵合連接；接下來,集成電路、內存和閃存被粘接到中介層的一面,焦平面陣列器件粘接到中介層的另一面,各個分立器件之間通過引線進行鍵合,從而完成多種器件的三維集成,如圖7所示。

圖7 SMART芯片雙面電路板集成的實物圖

3 三維集成紅外探測器芯片的應用

隨著光電系統(tǒng)應用需求的牽引,紅外探測器正在向著縮小體積、重量和功耗,同時提高功能集成度的方向發(fā)展。如,針對遠距離、復雜背景下探測應用,需提高紅外探測器陣列規(guī)格、縮小像元尺寸,從而形成高分辨率識別能力,同時還需提高紅外探測器靈敏度、幀頻及動態(tài)范圍,以實現(xiàn)在復雜背景下快速、準確的探測并跟蹤目標；針對激光雷達應用,要求探測器讀出電路具備高精度信號捕捉能力以進行目標測距,同時還須具備傳統(tǒng)讀出電路視頻信號處理能力；在無人機、單兵手持熱像儀等應用中,為了降低紅外系統(tǒng)的體積重量和功耗,探測器芯片和外圍圖像處理芯片要盡可能集成在一起,單片讀出電路已經難以實現(xiàn)系統(tǒng)要求的諸多功能。采用三維集成技術實現(xiàn)多電路集成,可突破傳統(tǒng)單片讀出電路對紅外系統(tǒng)性能和功能的限制,提高系統(tǒng)極限性能、擴展系統(tǒng)功能并且提高其集成度,滿足對遠距離弱小目標探測、高精度激光雷達成像等需求。針對以上應用,國外已經開展了相關研究。

3.1 主/被動成像探測器

主/被動成像探測是隨著光電對抗、光電隱身的發(fā)展而出現(xiàn)的新型成像探測技術,它可以將大范圍被動成像偵查與小范圍主動成像跟蹤結合起來,同時獲得目標距離像、強度像、距離-角度像等多種信息,可以廣泛用于天文觀察、衛(wèi)星跟蹤、洲際導彈預警、激光武器以及常規(guī)防空武器預警等領域[6]。

采用同一焦平面和同一光學系統(tǒng),通過改變讀出電路的工作模式,可以使其在主動和被動模式之間切換,適應主被動成像探測雙模需求。由于主動、被動兩種工作模式下,讀出電路發(fā)揮的功能不同,其電路設計也存在很大差異,無法在單片電路上實現(xiàn)。因此,三維集成電路成為切實可行的解決方案。

2006年,美國的MIT林肯實驗室,開發(fā)了基于全耗盡SOI CMOS的制造工藝和技術,通過堆疊SOI晶圓上制造的電路來形成三維集成電路,依靠微米尺度通孔來互連多層電路結構。他們研制出了三層集成的64×64、 50 μm像元間距的激光雷達成像芯片,用于三維互連的通孔直徑為1.5 μm,每個像元上有6個TSVs。第一層是30 V工作的蓋革模式APD陣列；第二層是基于3.3 V、 0.35 μm SOI工藝制備的電路,用于APD施加偏壓,在APD雪崩時產生停止信號；第三層是基于1.5 V、 0.18 μm SOI工藝制備的電路,是計時電路[7]。具體結構如圖8所示。

圖8 3D-LADAR的通孔掃描電鏡圖以及電路構成圖

測試結果表明3D-LADAR芯片的時間分辨率達到2 ns。該芯片是第一個包含有源電路和器件的三層結構芯片,第一次驗證了三種不同工藝集成在一個三維芯片上的可行性[8]。

3.2 高性能紅外探測器

紅外焦平面探測器的讀出電路方式多采用模擬電路,其中電容部分占據(jù)了大部分的像素面積。通過三維集成技術,可以在像素單元上增加積分電容的面積,在長波波段,可以將NETD提升接近一個量級,中波波段也有小幅度提升；由于增加了積分電容面積,場景動態(tài)范圍可以提升到120 dB。這將允許同時探測高溫目標和常溫背景。ROIC將具備更多功能,更加智能化,例如校正、盲元替代、幀平均等都可以在片上完成。

美國DRS公司D.S.Temple等人報道了采用高密度3D集成制備紅外探測器工作?；跇藴蔆MOS技術設計了模擬和數(shù)字兩款電路,在不同的工廠完成流片之后,兩片電路通過256×256陣列的TSV連接,直徑4 μm,深度30 μm,像元間距為30 μm。經測試,3D互連的連通率超過99.9 %[5]。三維集成碲鎘汞紅外探測器的結構如圖9所示。

圖9 三維集成碲鎘汞紅外焦平面探測器掃描電鏡圖

與中波HgCdTe焦平面陣列互連后(HgCdTe的膜厚為7 μm),測試了探測器噪聲等效光通量(Noise Equivalent Flux,NEΔΦ),其直方圖如圖10,整體呈高斯分布,表明集成后無明顯的過剩噪聲機制引入,有效像元率為97.5 %,大部分盲元來源于接觸孔開孔工藝,而不是3D電路集成工藝。研究人員利用該器件進行了熱成像演示,如圖11所示,三維集成過程沒有引入盲元簇,也沒有明顯的串音,證明了三維集成結構可以將光子信號較好的從像元傳輸?shù)降讓与娐?并且沒有引入明顯的噪聲。

圖10 三維集成中波紅外探測器噪聲等效光通量測試圖

圖11 三維集成中波紅外探測器熱成像圖

中國電科11所正在開展三維集成長波碲鎘汞紅外探測器研究。將模擬電路與數(shù)字電路分開,基于后穿孔(TSV-last)工藝,將兩層及以上的處理電路進行集成,可以有效降低模擬信號噪聲,提高單位像素上積分電容面積。目前在研三維集成長波碲鎘汞紅外探測器陣列規(guī)格為640×512,像元間距為25 μm,響應波段8～10 μm,具備18 bits的數(shù)字信號處理能力,動態(tài)范圍能夠達到100 dB,NETD達到3 mK。該技術突破后,將為更小間距更大陣列規(guī)格的高性能長波碲鎘汞紅外探測器奠定良好基礎。

3.3 片上相機

通過三維集成技術,可以將傳統(tǒng)的熱像儀大多數(shù)后端信號處理電路集成到讀出電路一端,從而縮小熱像儀的體積重量和功耗,實現(xiàn)片上相機(Camera-on-Chip)。

2015年,美國BAE公司在DARPA支持下開展了低成本熱像儀(Low Cost Thermal Imager,LCTI-M)項目研究,提出了SMART(Stacked Modular Architecture High-Resolution Thermal)片上相機,基于12 μm中心距的長波640×480非制冷紅外探測器,采用多電路集成、光學集成的方案,實現(xiàn)了體積2.9 cm3,探測器重量5.1 g的片上相機,其幀頻可達60 Hz,功耗不到500 mW[9]。圖12是片上相機的結構模型圖,圖13是片上相機集成到手機上的成像圖。

圖12 BAE公司片上相機的概念圖

圖13 片上相機在手機上的成像

3.4 可重構成像

當下探測成像系統(tǒng)只能執(zhí)行單一或有限的光信息探測,如強度和偏振探測,這是由于探測器讀出電路是針對特定探測器、特定模式和特定任務設計的,只對感興趣的信號進行采樣傳輸和處理,本質上是專用集成電路(Application Specific Integrated Circuit,ASIC)。如果在強度探測的基礎上增加對目標相位、偏振、距離、光譜等信息的探測,能顯著提高對目標的探測和識別能力,這是未來光電探測器的發(fā)展方向之一。

2016年9月,DARPA啟動了可重構成像(Reconfigurable Imaging,ReImagine)項目,目的是創(chuàng)建一種類似現(xiàn)場可編程門陣列(Field Programmable Gated Array,FPGA)的結構,結合理論和算法的開發(fā),當探測器具備對多種光信息的感知能力時,使探測器學會收集最具價值的信息。ReImagine項目的目標是闡明單一的,可重構的讀出電路結構能夠適應多模式成像任務。比如,以不同的空間或時間分辨率進行探測,以同幀或異步模式工作,對主動飛行時間進行采集等。

在該項目中,三維集成技術成為像素級自適應讀出電路的實現(xiàn)手段。模擬信號和數(shù)字信號處理電路從物理上實現(xiàn)了隔離,分布在上下兩層。上層為模擬電路,專注光電信號的轉換；下層為數(shù)字電路,基于像素級前端電路的設計,可由用戶了靈活配置工作模式。圖14是可重構成像探測器芯片的結構示意圖。

圖14 可重構成像探測器芯片結構示意圖

該項目由DRS、BAE、LockHeed Martin、Voxtel公司承擔,目前已經驗證了二維成像雷達系統(tǒng)(LIDAR)在成幀(framing)或者異步(asynchronous)模式下可以獲得3D圖像。也驗證了直接探測和同步接收陣列,在不同應用下具有明顯的優(yōu)勢。

4 三維垂直集成技術應用于紅外探測器芯片面臨的挑戰(zhàn)

目前,三維集成技術在制冷型紅外探測器中已經獲得了初步驗證,不少研究機構均完成了各自的集成工藝開發(fā),集成過程的主要難點包括:

集成方式:減薄、表面金屬沉積、對準標記等工藝可以晶圓級操作,提高效率；多層電路集成時,采用芯片級集成,可以提前選定合格芯片,避免晶圓集成時帶來的良品率降低問題。但是,對于芯片級集成,引入了更多的手工操作,因此顆粒污染等控制難度增加。

電路減薄:晶圓級減薄,要對晶圓邊緣進行研磨,避免減薄過程中裂片；對減薄過程以及減薄后硅的厚度進行測試,保證晶圓級厚度可控；減薄后芯片厚度很小,易出現(xiàn)彎曲和變形。綜上,在減薄電路芯片操控上需開發(fā)對應的工藝。

電路鍵合:考慮到鍵合精度影響TSV的對準,因此要求鍵合精度微米量級,像元越小,要求越高,對于30 μm間距的器件,對準精度要保持在3 μm以內[8]。對于工作在低溫環(huán)境的紅外探測器,還要求鍵合具備良好的可靠性,因此,需考慮電路之間的鍵合強度、鍵合應力,這對鍵合材質提出了較高要求。

TSV制備:硅基電路上的TSV工藝相對成熟,但是對于工作在低溫環(huán)境的紅外探測器,在TSV制備中,應當考慮大量TSVs中金屬引入的應力。集成密度增加意味著像元間距縮小,最小像元間距受到TSV對準精度和全局金屬焊盤寬度的綜合影響。

5 結 論

本文對紅外探測器中的三維集成技術進行了總結介紹,國外研究機構開發(fā)了各自適用的三維集成工藝,已經完成了主被動成像探測、高性能紅外探測器、片上相機等原理樣品的研制,相關測試結果表明,三維集成技術在提高紅外探測器極限性能、提升功能集成度方面可發(fā)揮重要作用,突破該技術將有助于縮小紅外探測器系統(tǒng)體積重量和功耗,提升紅外探測器系統(tǒng)靈敏度、動態(tài)范圍等指標,提升紅外探測器片上處理能力,是未來紅外探測器技術發(fā)展的重要方向之一。