于海鵬，木建一

（1.嘉興南湖學院，浙江嘉興，314000；2.中電科（寧波）海洋電子研究院有限公司，浙江寧波，315040）

1 應用背景

海上人命安全公約規(guī)定了406MHz緊急衛(wèi)星無線電示位標(EPIRB)的測試和年檢的要求，對EPIRB的年檢過程包括外觀、安裝位置、電池電量、發(fā)射頻率、識別碼信息等十多項內容，其中對EPIRB技術參數(shù)的檢測需要專用的檢測設備來完成。

以往市場在售的示位標檢測儀由國外產品壟斷，操作界面均為英文界面，且測試過程繁瑣，對于大多數(shù)用戶來說操作上有一定難度。本論文設計了一種由ARM作為控制器，并基于FPGA完成相位解調運算的硬件電路，該電路可應用在專用的示位標檢測設備中，具有性能可靠、操作簡單、可檢測多種標準的示位標產品等特點。

2 總體結構

本產品設計采用中頻數(shù)字采樣的方法，406.04MHz和121.5MHz信號經過濾波后和本振信號進行混頻，得到6MHz的中頻信號。中頻信號由AD進行帶通采樣，數(shù)據(jù)送給FPGA，在FPGA內部采樣信號和兩路正交的本振信號進行混頻，混頻后的數(shù)據(jù)送給CPU進行濾波解碼。

圖1 示位標檢測儀解調電路框圖

本方案中CPU需要對FPGA的數(shù)據(jù)進行并和顯控模塊進行交互，因此必須將需要高速大量的計算放到FPGA中實現(xiàn)。FPGA主要進行乘法運算，利用FPGA的并行運算能力，可以同時進行兩路乘法運算，運算結果送到CPU進行后續(xù)處理，其中與A/D采樣信號進行正交解調運算的NCO信號由FPGA內部產生。

3 數(shù)字解調電路的設計

3.1 CPU控制電路

本項目中的控制器考慮采用意法半導體公司的ARM芯片STM32F103，該芯片最小封裝為LQFP48，體積小適合便攜設備使用，與FPGA通信可直接采用I/O引腳相連，通過預先設定的通信協(xié)議，向FPGA下發(fā)控制命令，同時從FPGA讀取解調運算結果。

圖2 STM32F103控制器部分引腳原理圖

上圖中，data_out和cmd_in分別為ARM與FPGA進行通信的數(shù)據(jù)總線和命令總線，SEND_EN和CMD_CTRL分別為ARM與FPGA進行數(shù)據(jù)和命令通信所需的使能引腳。UART_ARM_RX和UART_ARM_TX作為ARM向外部手持機主板發(fā)送解調結果的串口數(shù)據(jù)線。

3.2 FPGA解調運算電路

FPGA在系統(tǒng)中有三個作用：一是根據(jù)ARM控制指令對模擬電路鎖相環(huán)進行頻率切換控制；二是通過串行A/D對模擬電路混頻以后的中頻信號進行帶通采樣；三是對采樣信號進行正交解調運算，并把運算結果傳送給ARM控制器。

FPGA接收ARM控制器的指令，利用SPI總線對鎖相環(huán)進行寄存器操作和頻率切換，同時根據(jù)反饋引腳對鎖相環(huán)當前狀態(tài)進行判斷，如圖3所示。

圖3 FPGA控制鎖相環(huán)電路原理圖

FPGA對A/D芯片的控制同樣采用SPI總線，在空閑時刻工作在頻率捕捉狀態(tài)，使用較高的采樣率以便快速捕捉有效信號頻率，在信號捕捉到以后切換到較低采樣率，通過正交信號進行精確計算，如圖4所示。

圖4 FPGA控制A/D電路原理圖

FPGA與ARM的通信利用6位控制線傳輸指令，8位數(shù)據(jù)線傳輸解調結果，同時另有兩根控制線分別作為命令使能和數(shù)據(jù)使能，確保通信的可靠性，通信引腳的連接如圖5所示。

圖5 FPGA與ARM通信的引腳原理圖

3.3 A/D采集電路

由于示位標檢測儀的PCB面積較小，A/D芯片選用SPI總線的7276ARMZ，該款A/D芯片封裝面積小，電路連接簡單，采用SPI總線，只占用FPGA的三個I/O引腳即可，很適合本項目小面積PCB使用。A/D芯片在電路中的電氣連接如圖6所示。

圖6 A/D采集電路原理圖

圖中，VIN為模擬信號輸入引腳；nCS為片選信號，由FPGA進行控制；SDATA和SCLK為SPI總線，由FPGA給出時鐘信號，并讀取轉換數(shù)據(jù)。

4 FPGA解調程序的實現(xiàn)

本電路的工作流程是ARM控制器首先發(fā)出指令，對輸入信號進行頻率捕捉，此時由較高頻率的采樣率對輸入信號進行采樣和正交處理，若某一時刻判斷信號功率超過閾值，則鎖定當前信號頻率同時改為較低頻率的采樣率對有效信號進行采樣，通過正交解調處理后，將結果送入ARM，再由ARM對結果進行相位比較后作解碼處理。

電路中FPGA主要負責控制模擬電路的鎖相環(huán)，對采樣頻率進行切換以及信號的正交解調運算，程序運行的原理框圖如圖7所示。

圖7 FPGA解調程序流程圖

解調電路上電啟動以后，F(xiàn)PGA首先根據(jù)ARM發(fā)送的指令啟動模擬電路的鎖相環(huán)，并選擇鎖相環(huán)工作頻率。若解調121MHz信號，則由ARM直接解調輸出。若解調406MHz信號，則先將A/D設置為較高采樣率，一次性采集800個點并進行正交運算，結果送至ARM進行判斷，如判定為有效信號，則鎖定當前正交頻率，同時降低A/D采樣率，每次采集40個點進行正交運算，并將結果送入ARM，最后由ARM作解碼處理并向上位機軟件輸出結果。

5 結論

本文設計的FPGA數(shù)字解調電路，功能是接收無線電示位標發(fā)射的信號，通過模擬鎖相環(huán)的混頻處理，利用FPGA控制A/D芯片對混頻后的中頻信號進行帶通采樣，再由FPGA進行正交解調運算后將結果送入到ARM，最后由ARM解碼輸出。

該電路采用數(shù)字信號處理方式，器件數(shù)量較少，電路結構簡單，只要預先確定工作指標和參數(shù)，解調結果可直接通過串口電路輸出，設備的操作方式簡單，具有一鍵啟動、聲音提示等特點，在測量示位標時不需要其他額外操作。在投入市場后，對打破國外壟斷，推動船用產品的國產化起到良好效果，在實際使用時，得到客戶的一致好評。