范耀華，童 杰，蘇 江，陳建麗

（廣東科學(xué)技術(shù)職業(yè)學(xué)院，廣東 珠海 519090）

隨著智能化潮流的盛行，物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等已是大勢(shì)所趨。而芯片作為實(shí)現(xiàn)這一切的硬件基礎(chǔ)，對(duì)其產(chǎn)業(yè)化和普及化發(fā)揮不可替代的作用。我國(guó)集成電路起步較晚，在和發(fā)達(dá)國(guó)家或地區(qū)的競(jìng)爭(zhēng)中處于劣勢(shì)。但近年來(lái)，國(guó)內(nèi)涌現(xiàn)出如海思、中芯國(guó)際、天水華天等一批優(yōu)秀的芯片產(chǎn)業(yè)鏈相關(guān)企業(yè)，為我國(guó)的集成電路事業(yè)發(fā)展提供強(qiáng)大動(dòng)力。芯片的產(chǎn)生主要由IC 設(shè)計(jì)、制造和測(cè)試3 個(gè)主要環(huán)節(jié)組成，其中IC 測(cè)試作為芯片流入客戶前的最后環(huán)節(jié)，對(duì)芯片質(zhì)量最終把關(guān)以及對(duì)芯片可靠性和穩(wěn)定性的檢索和鑒別都起到了重要作用[1]。所謂芯片測(cè)試，主要分為wafer 測(cè)試（CP 測(cè)試）和芯片封裝或功能的測(cè)試（FT 測(cè)試，業(yè)內(nèi)定義為Final Test）。而FT 測(cè)試作為篩選質(zhì)量可靠芯片的最后一步，其重要性更是不言而喻。其中，穩(wěn)定且可靠的FT 測(cè)試系統(tǒng)不僅對(duì)芯片質(zhì)量的篩選極為重要，更對(duì)保證芯片良率及誤宰、誤放等方面的達(dá)標(biāo)有重要意義。本文重點(diǎn)討論的是一個(gè)新的穩(wěn)定FT 測(cè)試系統(tǒng)的實(shí)現(xiàn)。

1 一般FT 測(cè)試方案

FT 系統(tǒng)主要由上位機(jī)、測(cè)試機(jī)（ATE）、LoadBoard 板卡（LB 板）、裝載芯片DUT 板卡、kit、socket 和編帶機(jī)（Handler）等組成，如圖1 所示。

圖1 一般測(cè)試方案整體框架圖

上位機(jī)通過(guò)不同的通信協(xié)議和ATE 進(jìn)行測(cè)試數(shù)據(jù)或測(cè)試結(jié)果的交換，而測(cè)試機(jī)通過(guò)LB 板將其可用的測(cè)試資源和通道引出，接到DUT 板卡中。在DUT 上裝載socket，用于放置被測(cè)芯片。一般不同芯片socket 型號(hào)、尺寸等均不同，需要訂做。通過(guò)socket 和配套kit 以鑲嵌的方式連接，裝載到Handler，對(duì)所測(cè)芯片實(shí)現(xiàn)自動(dòng)化和連續(xù)化，并根據(jù)不同測(cè)試結(jié)果將測(cè)試的芯片分bin，這部分在測(cè)試系統(tǒng)中很難改動(dòng)。整個(gè)測(cè)試系統(tǒng)LB 板卡、DUT 板卡需要測(cè)試開(kāi)發(fā)工程師根據(jù)被測(cè)芯片的測(cè)試模塊、覆蓋功能以及測(cè)試需要的數(shù)字或模擬通道進(jìn)行設(shè)計(jì)開(kāi)發(fā)，kit和socket 需要根據(jù)芯片尺寸等參數(shù)設(shè)計(jì)制作。而測(cè)試機(jī)需要根據(jù)芯片被測(cè)功能的復(fù)雜程度、穩(wěn)定性以及經(jīng)濟(jì)性等因素選擇使用。而Handler 作為實(shí)現(xiàn)連續(xù)和自動(dòng)測(cè)試的專用機(jī)械設(shè)備，一般選定短期內(nèi)就不會(huì)改變，它可兼容多類型芯片的自動(dòng)化測(cè)試。作為測(cè)試開(kāi)發(fā)工程師，除了設(shè)計(jì)和開(kāi)發(fā)LB、DUT 板卡以及socket、kit 之外，另一個(gè)主要工作是根據(jù)芯片規(guī)格、參數(shù)、模塊等開(kāi)發(fā)包括上位機(jī)程序在內(nèi)的所有測(cè)試程序[2-3]。

除去Handler、socket、kit 等機(jī)械裝置，將ATE 和引出ATE 資源的LB 板卡、與LB 板卡相連的DUT 板卡歸為一體，整個(gè)測(cè)試系統(tǒng)將簡(jiǎn)化為如圖2 所示的結(jié)構(gòu)。

圖2 測(cè)試系統(tǒng)簡(jiǎn)化圖

主要測(cè)試過(guò)程：

（1）上位機(jī)依照測(cè)試項(xiàng)順序發(fā)出測(cè)試指令，等待ATE返回測(cè)試結(jié)果（PASS or FAIL），其中如果有一項(xiàng)測(cè)試FAIL，則判斷為該芯片不良；

（2）ATE 提供測(cè)試資源（激勵(lì)和測(cè)試通道等）對(duì)芯片進(jìn)行測(cè)試，等待芯片運(yùn)行結(jié)果；

（3）芯片運(yùn)行其中功能，如果全部運(yùn)行完成且無(wú)誤，測(cè)試PASS，結(jié)果返回ATE，后返回上位機(jī)；運(yùn)行過(guò)程中芯片F(xiàn)AIL，結(jié)果返回ATE，后返回上位機(jī)[4]。

2 基于Chroma 8000 和FPGA 通信的測(cè)試方案實(shí)現(xiàn)

2.1 Chroma 8000 簡(jiǎn)介

Chroma 8000 作為電源供應(yīng)器自動(dòng)測(cè)試系統(tǒng)，能夠提供眾多變化的硬件選擇，如編程交流/直流電源供應(yīng)器、電子負(fù)載、數(shù)字電表、示波器、時(shí)序/噪聲分析器和過(guò)電壓/短路測(cè)試器等。系統(tǒng)結(jié)合開(kāi)放式軟件架構(gòu)Powerpro III，為用戶提供彈性、功能強(qiáng)大、具經(jīng)濟(jì)效益的自動(dòng)測(cè)試系統(tǒng)，可滿足多種形式的電源供應(yīng)器測(cè)試使用。

Chroma 8000 自動(dòng)測(cè)試系統(tǒng)工作于WindowsXP、Windows7 及Windows10 等操作系統(tǒng)下，方便使用Windows 所提供的資源。系統(tǒng)使用優(yōu)化測(cè)試命令技術(shù)來(lái)防止系統(tǒng)軟件將重復(fù)的控制命令下到系統(tǒng)硬件裝置，可明顯地提高測(cè)試速度。

對(duì)于芯片的FT 測(cè)試，Chroma 8000 可提供最多8 sites 同時(shí)測(cè)試，可滿足測(cè)試芯片DC/DC、Open/Short 等開(kāi)短路測(cè)試，并可提供256 路測(cè)試資源測(cè)試芯片電源模塊或芯片管教的開(kāi)短路問(wèn)題、是否存在電源倒灌、激勵(lì)-相應(yīng)是否在可允許范圍等。同時(shí)Chroma 8000 同時(shí)可為SOC 芯片提供強(qiáng)大的功能測(cè)試資源，滿足各種類型SOC芯片的測(cè)試[5]。

2.2 測(cè)試方案的具體實(shí)現(xiàn)

對(duì)于芯片F(xiàn)T 測(cè)試來(lái)說(shuō)，測(cè)試過(guò)程可能不僅需要完成對(duì)芯片所有功能的覆蓋，而且需要根據(jù)芯片特性對(duì)芯片內(nèi)部efuse 或者其他寄存器進(jìn)行不同特性值的燒寫(xiě)。同樣，對(duì)于同一批次或不同批次的芯片，需要對(duì)測(cè)試過(guò)程中的某些特性進(jìn)行讀取，以便對(duì)該批次芯片的不同性能有大致了解，從而對(duì)芯片設(shè)計(jì)或制造等環(huán)節(jié)提供相應(yīng)的反饋。對(duì)于一般測(cè)試方案而言，由于上位機(jī)發(fā)送的指令和數(shù)據(jù)都是統(tǒng)一的，為不同芯片發(fā)送不同的燒寫(xiě)數(shù)據(jù)需要在軟件算法中，如果采用，會(huì)對(duì)一般的測(cè)試方案帶來(lái)了很大的挑戰(zhàn)?；诖耍覀?cè)O(shè)計(jì)了加入FPGA 的芯片測(cè)試方案，如圖3 所示。

圖3 改進(jìn)后的測(cè)試系統(tǒng)圖

對(duì)于一般測(cè)試方案而言，新的測(cè)試方案改動(dòng)部分主要在于測(cè)試芯片和ATE 之間增加了FPGA 作為通信橋梁，上位機(jī)的測(cè)試命令、測(cè)試特性數(shù)據(jù)通過(guò)ATE 寫(xiě)入FPGA 的寄存器當(dāng)中，芯片讀取FPGA 寄存器中的測(cè)試命令和數(shù)據(jù)開(kāi)始相應(yīng)的測(cè)試。具體測(cè)試過(guò)程：

（1）上位機(jī)主要用于發(fā)出測(cè)試開(kāi)始命令，等待測(cè)試結(jié)果（PASS or FAIL），并將需要記錄的芯片測(cè)試特性數(shù)據(jù)等做記錄。測(cè)試過(guò)程中，如有必要，通過(guò)調(diào)試器修改測(cè)試主程序做相應(yīng)調(diào)試；

（2）測(cè)試機(jī)（Chroma 8000 型號(hào)ATE）將需要的DC/DC 電源通道、測(cè)試資源和測(cè)試通道等引出到LB 板卡，并為測(cè)試提供硬件的支持。同時(shí)將上位機(jī)將上位機(jī)發(fā)來(lái)的測(cè)試指令等通過(guò)LB 板卡寫(xiě)入FPGA 對(duì)應(yīng)寄存器（如果可以，可將FPGA 資源集成到LB 板卡上，以節(jié)省空間），等待芯片讀取并測(cè)試；

（3）LB 板卡將測(cè)試機(jī)引出的電源通道、測(cè)試資源等連接到DUT 板卡上，同時(shí)和FPGA 相連，提供相應(yīng)的電源通道和測(cè)試讀寫(xiě)通道；

（4）FPGA 通過(guò)和DUT 板卡相連從而連接被測(cè)芯片，提供相應(yīng)的寄存器用于保存測(cè)試機(jī)發(fā)來(lái)的臨時(shí)數(shù)據(jù)和芯片測(cè)試過(guò)程中的特性數(shù)據(jù)；

（5）DUT 板卡為被測(cè)芯片供電，板卡集成了測(cè)試芯片功能所必要的資源，如測(cè)試程序存儲(chǔ)芯片、繼電器、溫敏芯片、數(shù)字芯片及各種電阻、電容、電感等。同時(shí)，DUT 板卡需要有對(duì)應(yīng)的放置芯片socket 位置，該位置不焊接任何元器件，只將socket 通過(guò)螺母等機(jī)械連接方式連接；

（6）芯片放置于DUT 板卡的socket 中，通過(guò)DUT 板卡的通電開(kāi)機(jī)，完成FT 功能性測(cè)試，完成所有測(cè)試且測(cè)試正常，向FPGA 相應(yīng)寄存器寫(xiě)入測(cè)試結(jié)果和該芯片對(duì)應(yīng)的特性數(shù)據(jù)；如果測(cè)試不正常，將不正常對(duì)應(yīng)特性寫(xiě)入FPGA 相應(yīng)寄存器，并將測(cè)試FAIL 結(jié)果寫(xiě)入相應(yīng)寄存器。

3 對(duì)于加入FPGA 后的測(cè)試方案具體分析及例證

3.1 測(cè)試方案具體分析

加入FPGA 后的測(cè)試方案，看似多了不必要的FPGA中間環(huán)節(jié)，實(shí)則可完成很多必要且一般測(cè)試方案無(wú)法完成的功能。具體分析如下。

（1）對(duì)于一般測(cè)試系統(tǒng)，ATE 對(duì)于上位機(jī)發(fā)送的測(cè)試指令或測(cè)試數(shù)據(jù)需要及時(shí)發(fā)送到芯片進(jìn)行測(cè)試，且芯片測(cè)試后的芯片特性數(shù)據(jù)要及時(shí)傳送到上位機(jī)并記錄。對(duì)于加入FPGA 的測(cè)試系統(tǒng)，上位機(jī)經(jīng)過(guò)ATE 寫(xiě)到FPGA的測(cè)試指令和數(shù)據(jù)可以給芯片足夠的時(shí)間讀取，且芯片返回的測(cè)試性能數(shù)據(jù)也在FPGA 中保存，可以有足夠時(shí)間給上位機(jī)進(jìn)行記錄，這樣就為不同性能的芯片測(cè)試帶來(lái)了很大方便，不會(huì)因?yàn)楦鞣N性能不同的芯片測(cè)試時(shí)間差異造成芯片的誤宰，也不會(huì)因?yàn)闇y(cè)試數(shù)據(jù)丟失而造成無(wú)法記錄；

（2）上位機(jī)可根據(jù)芯片特性發(fā)送不同特性值到芯片進(jìn)行判斷或燒寫(xiě)，從而為客戶使用芯片帶來(lái)方便。對(duì)于多site 同時(shí)測(cè)試的系統(tǒng)，將FPGA 分為多個(gè)（圖4 中為4 個(gè)）完全相同的功能區(qū)，其中每個(gè)區(qū)地址不同，從而實(shí)現(xiàn)ATE可向?qū)?yīng)芯片的ATE 寫(xiě)入?yún)^(qū)內(nèi)寫(xiě)入測(cè)試指令、測(cè)試數(shù)據(jù)和燒寫(xiě)數(shù)據(jù)，芯片從其中讀出對(duì)應(yīng)的指令和數(shù)據(jù)進(jìn)行測(cè)試。同樣芯片可將測(cè)試結(jié)果或芯片特性寫(xiě)入對(duì)應(yīng)的IC 寫(xiě)入?yún)^(qū)供ATE 讀取并記錄。在一般的方案中，寫(xiě)入芯片的數(shù)據(jù)由ATE 統(tǒng)一發(fā)送，其具體數(shù)值做不到因芯片特性而異。FPGA 結(jié)構(gòu)如圖4 所示。

圖4 FPGA 結(jié)構(gòu)圖

（3）對(duì)于一般測(cè)試方案，如果測(cè)試結(jié)果FAIL，則直接返回上位機(jī)測(cè)試結(jié)果并關(guān)掉該site 的測(cè)試資源（即該site斷電），這時(shí)對(duì)于FAIL 項(xiàng)的對(duì)應(yīng)特性由于已經(jīng)斷電，造成上位機(jī)無(wú)法記錄。而使用新的測(cè)試方案，對(duì)于已經(jīng)測(cè)試FAIL 的芯片，測(cè)試的特性數(shù)據(jù)先寫(xiě)到FPGA 對(duì)應(yīng)的區(qū)域內(nèi)，即使該site 斷電，因?yàn)镕PGA 寄存器中的數(shù)據(jù)只要不斷電就不會(huì)丟失，也不會(huì)影響上位機(jī)讀取，從而給FAIL芯片的特性分析帶來(lái)極大的方便；

（4）芯片測(cè)試成本的一個(gè)主要考量在于芯片測(cè)試時(shí)間。對(duì)于很多SOC 芯片而言，IC 內(nèi)部集成模塊眾多，如對(duì)各個(gè)模塊功能進(jìn)行單一線性測(cè)試，測(cè)試時(shí)間將會(huì)大大增加。如果采用并行測(cè)試，測(cè)試時(shí)間減少，但所考慮的問(wèn)題涉及復(fù)雜的數(shù)學(xué)模型，調(diào)試難度高，開(kāi)發(fā)周期長(zhǎng)，上位機(jī)和下位機(jī)的通信將帶來(lái)更大的不便。采用新的測(cè)試方案，無(wú)疑將為并行測(cè)試提供了足夠信息傳輸和存儲(chǔ)的位置，為并行測(cè)試提供了硬件上的必要支持。如現(xiàn)在市面上大多數(shù)藍(lán)牙音箱所用芯片，芯片內(nèi)部集成了溫度傳感器（T-sensor）、音頻錄播（AUDIO）等功能，可并行測(cè)試，如圖5 所示。

圖5 并行測(cè)試圖

SOC 內(nèi)部可用CORE0 和CORE1 分別對(duì)AUDIO 和T-sensor 進(jìn)行測(cè)試，測(cè)試性能數(shù)據(jù)或測(cè)試結(jié)果可返回FPGA 內(nèi)部各自區(qū)域，等待ATE 讀取并傳給上位機(jī)，完成AUDIO 和T-sensor 的并行測(cè)試[6-7]。

3.2 具體測(cè)試實(shí)現(xiàn)例證

現(xiàn)以集成了溫度讀取功能的SOC 芯片為例，該例體現(xiàn)了需要測(cè)試芯片的溫度功能（T-sensor）時(shí)的具體測(cè)試過(guò)程。例證過(guò)程為該2 個(gè)site 同時(shí)測(cè)試，芯片已經(jīng)測(cè)試了其他功能，并已了解了溫度相關(guān)特性后對(duì)溫度特性進(jìn)行測(cè)試。

（1）上位機(jī)發(fā)出T-sensor 測(cè)試命令，并根據(jù)已測(cè)內(nèi)容，判斷該芯片在測(cè)試T-sensor 需要的參數(shù)，如2 個(gè)site測(cè)試分別發(fā)出參數(shù)1001 和1010；

（2）測(cè)試機(jī)提供相應(yīng)的測(cè)試資源到LB 板卡，并將上位機(jī)發(fā)來(lái)的不同參數(shù)寫(xiě)入通過(guò)LB 板卡寫(xiě)入FPGA 已經(jīng)為2 個(gè)site 芯片定好的寄存器位置。相對(duì)于一般測(cè)試系統(tǒng)，該系統(tǒng)可以將不同的測(cè)試數(shù)據(jù)寫(xiě)到不同的芯片，更好地有針對(duì)性地對(duì)不同芯片采取不同的測(cè)試手段和方式，如圖6 所示。

圖6 測(cè)試機(jī)寫(xiě)入不同數(shù)據(jù)圖

（3）2 個(gè)site 芯片通過(guò)寫(xiě)入?yún)^(qū)0 和寫(xiě)入?yún)^(qū)1 的地址分寫(xiě)讀出相應(yīng)數(shù)據(jù)，根據(jù)相應(yīng)數(shù)據(jù)，進(jìn)行相應(yīng)功能的測(cè)試；

（4）芯片測(cè)試過(guò)程根據(jù)測(cè)得的溫度不同特性，將該特性轉(zhuǎn)化為對(duì)應(yīng)數(shù)據(jù)，如10001 和10010，分別寫(xiě)入FPGA對(duì)應(yīng)的讀出區(qū)，等待測(cè)試機(jī)讀和上位機(jī)讀取，如圖7 所示。

圖7 芯片寫(xiě)入不同數(shù)據(jù)圖

（5）測(cè)試過(guò)程中如果芯片F(xiàn)AIL，則停止測(cè)試，并將結(jié)果返回上位機(jī)；如果測(cè)試PASS，同樣將結(jié)果返回上位機(jī)。

注意到，測(cè)試過(guò)程中即使測(cè)試芯片F(xiàn)AIL，相關(guān)的FAIL 的特性數(shù)據(jù)也先寫(xiě)入FPGA 的對(duì)應(yīng)區(qū)域中，相對(duì)于一般的測(cè)試系統(tǒng)，該系統(tǒng)實(shí)現(xiàn)了芯片F(xiàn)AIL 斷電前已將對(duì)應(yīng)的特性數(shù)據(jù)寫(xiě)入FPGA 區(qū)域內(nèi)，給之后的FAIL 芯片分析帶來(lái)很大方便。

4 結(jié)束語(yǔ)

本文介紹了一種基于Chroma 8000 和FPGA 通信的芯片測(cè)試系統(tǒng)測(cè)試方案，主要工作為一般ATE 和測(cè)試芯片直接通信的改造。在ATE 和IC 間加入FPGA 芯片作為通信的橋梁，可實(shí)現(xiàn)一般測(cè)試方案無(wú)法實(shí)現(xiàn)的功能，并且對(duì)于測(cè)試時(shí)間的減少將發(fā)揮更重要的作用。該方案已經(jīng)在芯片測(cè)試，尤其是模塊眾多、功能復(fù)雜的SOC 芯片測(cè)試中使用。