馬藝珂，汪逸垚，姚 進(jìn)，花正勇，殷亞楠，周昕杰，顏元凱

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214072）

1 引言

隨著集成電路的持續(xù)發(fā)展，高速率寬帶信道和高速互連信號的使用日益增多，傳送的數(shù)據(jù)需求量愈來愈大，信號傳輸速率愈來愈快，近年乃至未來數(shù)十年，航空、航天、軍事、電子通信等領(lǐng)域相關(guān)部門對靈活的高速率通信系統(tǒng)的應(yīng)用量都會不斷增長，低壓差分信號（Low Voltage Differential Signaling，LVDS）作為一種低功耗、低誤碼率、低串?dāng)_和低輻射的差分信號技術(shù)得到了越來越廣泛的應(yīng)用[1]。

在航天飛行器運(yùn)行的太空環(huán)境中存在諸多高能粒子，這部分高能粒子對在太空環(huán)境中使用的電子電路模塊會產(chǎn)生多種多樣的輻射，引起諸多次級效應(yīng)，導(dǎo)致電路性能降低，甚至引起邏輯功能誤差乃至完全損壞，因此對于應(yīng)用于太空環(huán)境的電子電路，在發(fā)射升空之前都要進(jìn)行抗輻射加固設(shè)計(jì)[2]。本文通過改進(jìn)LVDS驅(qū)動器的電路，設(shè)計(jì)了一種具有低溫度漂移系數(shù)和抗輻射的帶隙基準(zhǔn)，可以保證電路在標(biāo)準(zhǔn)規(guī)定的范圍內(nèi)正常工作，還可以避免額外的抗輻射電路設(shè)計(jì)，降低成本，提高電路的抗輻照可靠性。

2 傳統(tǒng)的LVDS電路結(jié)構(gòu)

傳統(tǒng)的LVDS接口電路由驅(qū)動器、傳輸線以及終端電阻和接收器組成（見圖1）。LVDS驅(qū)動電路的功能是將數(shù)字電路處理過的數(shù)字信息轉(zhuǎn)變?yōu)闈M足LVDS協(xié)議的差分信號。當(dāng)Vin+端為高電平、Vin-端為低電平時，M2管子的柵控端為高電位，對稱結(jié)構(gòu)開啟半邊，M2管子開啟，M1管子關(guān)斷；M3管子的柵控端為高電位，對稱結(jié)構(gòu)開啟半邊，M3管子開啟，M4管子關(guān)斷。恒定電流源提供3.5 mA的穩(wěn)定電流，輸出端Out1與輸出端Out2在芯片外部端接100Ω的電阻，這樣M2管子、M3管子與外部端接的100Ω電阻形成完整的閉環(huán)電路，電流從輸出端Out1流入輸出端Out2，在外部端接電阻上產(chǎn)生350 mV的電壓差。相反，當(dāng)Vin+端為低電平、Vin-端為高電平，M1管子與M4管子開啟，M2管子與M3管子關(guān)斷，電流從輸出端Out2流入輸出端Out1，在外部端接電阻上產(chǎn)生350 mV的低電壓差。共模電平反饋端采用2個大小一致的電阻來對驅(qū)動器進(jìn)行反饋，使得最終共模電平約為1.2 V[3]，這樣，驅(qū)動器的輸入TTL信號就可以轉(zhuǎn)換成滿足LVDS協(xié)議標(biāo)準(zhǔn)的低壓差分信號[4-6]。其中傳輸線可實(shí)現(xiàn)不同IC模塊互聯(lián)，實(shí)現(xiàn)一對一或者一對多的應(yīng)用，以簡單地將LVDS接收器理解為一個比較器，將350 mV擺幅的差分信號轉(zhuǎn)變?yōu)閿?shù)字電路所能處理的波形[7-8]。

圖1 典型的LVDS系統(tǒng)

2.1 帶隙基準(zhǔn)電路改進(jìn)設(shè)計(jì)

LVDS驅(qū)動電路中帶隙基準(zhǔn)源電路結(jié)構(gòu)如圖2所示。M1～M3與電阻Ron組成帶隙基準(zhǔn)電路的啟動電路，該電路在電源上電過程中可以快速響應(yīng)，促使電流鏡電路脫離簡并偏置點(diǎn)，電路正常工作后啟動電路關(guān)閉。M4～M11組成共源共柵電流鏡電路，M12和M13由前級提供偏置，通過調(diào)整雙極型晶體管（Bipolar Junction Transistor，BJT），使其工作在不相同的電流密度環(huán)境下，可以實(shí)現(xiàn)BJT的基極—發(fā)射極電壓的差值（ΔVbe）與絕對溫度成正相關(guān)[9]，再通過調(diào)整正溫度系數(shù)電阻R1和R2的比值，最終可以使基準(zhǔn)電壓（Vref）在溫度和電源電壓波動時變化很小。當(dāng)電壓源電壓下降到3 V或者更低時，在沒有使用低開啟電壓器件的情況下，共源共柵電流鏡的NMOS管將會處于線性區(qū)，影響電路正常工作。

圖2 帶隙基準(zhǔn)電路源電路結(jié)構(gòu)

本文提出的帶隙基準(zhǔn)電路結(jié)構(gòu)如圖3所示，在不使用低開啟電壓器件的情況下依然能夠在電路的電源電壓低于3 V或者波動下正常工作。在電源端口增加Rf和Cf構(gòu)成濾波電路，在電源輸入端濾波；將原共源共柵電流鏡電路結(jié)構(gòu)中的NMOS管M8和M9省去，可以滿足在電源電壓較低的情況下電流鏡中所有的MOS管都工作在飽和區(qū)且不影響電路原功能；由M16～M21管組成運(yùn)算放大器，運(yùn)放的正輸入端接帶隙基準(zhǔn)電路輸出的基準(zhǔn)電壓，運(yùn)放采用單端輸出，經(jīng)過源跟隨器由電阻Rz1反饋到運(yùn)放的負(fù)輸入端，形成負(fù)反饋，產(chǎn)生穩(wěn)定的輸出電壓。由于M24管的柵壓不隨溫度變化，流經(jīng)M24管的電流也不隨溫度變化，流過M22管的電流為基準(zhǔn)電流，M23、M25、M26和M27管鏡像M22管的電流，為后級電路提供偏置電流。

圖3 本文提出的帶隙基準(zhǔn)電路

2.2 驅(qū)動電路整體設(shè)計(jì)

LVDS驅(qū)動電路的頂層結(jié)構(gòu)如圖4所示。G_IN模塊的內(nèi)部輸入端口采用施密特觸發(fā)器結(jié)構(gòu)，增加了使能控制信號的遲滯效果。A_IN模塊數(shù)據(jù)輸入端口A為不確定狀態(tài)時，LVDS驅(qū)動器輸出端Y和Z輸出高阻態(tài)，數(shù)據(jù)輸入端口A為開路時，LVDS驅(qū)動器的數(shù)據(jù)輸入端口A的電平將會被拉到地，防止輸出錯誤信號。DATA IN模塊將輸入信號通過數(shù)字單元變成兩路脈沖相反的方波信號控制LVDS輸出端的4個NMOS開關(guān)管。DATA OUT模塊中的共模電壓反饋結(jié)構(gòu)可以將LVDS驅(qū)動器的輸出共模電壓箝位在1.20 V。

圖4 本文提出的驅(qū)動電路頂層結(jié)構(gòu)

3 抗輻射加固設(shè)計(jì)

在空間輻射環(huán)境中，CMOS集成電路會遭到總劑量效應(yīng)、單粒子閂鎖和單粒子翻轉(zhuǎn)效應(yīng)的影響，造成LVDS驅(qū)動電路靜態(tài)漏電流變大、工作時電路內(nèi)部支路電流較大，甚至導(dǎo)致驅(qū)動電路內(nèi)部元器件燒毀等現(xiàn)象[10-11]，因此不僅要采用電路結(jié)構(gòu)上的抗輻射加固技術(shù)，同時還要在版圖設(shè)計(jì)上采用具有抗輻射功能的特殊結(jié)構(gòu)[12-13]。

在電路結(jié)構(gòu)中，帶隙基準(zhǔn)電壓和基準(zhǔn)電流易受高能粒子的影響產(chǎn)生較大的擾動，當(dāng)單粒子注入到基準(zhǔn)電壓輸出端的MOS管漏極時，會引起脈沖，影響后級柵控電壓，造成MOS管的電流波動，實(shí)際設(shè)計(jì)時經(jīng)過仿真單粒子脈沖轟擊敏感節(jié)點(diǎn)，再根據(jù)輸出端波動大小來確定在電路結(jié)構(gòu)中增加適當(dāng)?shù)碾娙葜颠M(jìn)行抗輻射加固。LVDS驅(qū)動電路中的數(shù)字模塊采用經(jīng)過輻照試驗(yàn)驗(yàn)證的抗輻射單元進(jìn)行替換，該工藝下的抗輻射單元庫已經(jīng)經(jīng)過輻照試驗(yàn)驗(yàn)證，對總劑量效應(yīng)、單粒子翻轉(zhuǎn)以及單粒子閂鎖均滿足抗輻射性能指標(biāo)。大尺寸器件在版圖上采用環(huán)形柵結(jié)構(gòu)，并在外圍增加保護(hù)環(huán)。保護(hù)環(huán)可以吸收相鄰MOS器件之間由于總劑量效應(yīng)在場氧化層下產(chǎn)生的反型電荷，減小漏電。倒比例或小比例的器件在版圖上采用大頭條形柵結(jié)構(gòu)，吸收由總劑量輻射下場氧反型產(chǎn)生的電荷，防止器件之間漏電。利用上述抗輻射版圖加固結(jié)構(gòu)，不但能夠有效實(shí)現(xiàn)抗輻射總劑量效應(yīng)加固，而且也可以使MOS器件的寬長比例調(diào)整更為靈活，可以設(shè)計(jì)成小比例器件，并且比環(huán)形柵器件結(jié)構(gòu)占用的版圖面積更小。

以上3種抗輻射加固電路和版圖設(shè)計(jì)，目前已經(jīng)在某型號宇航用抗輻射加固發(fā)射與接收集成電路產(chǎn)品中得到應(yīng)用與驗(yàn)證，經(jīng)粒子輻射試驗(yàn)檢驗(yàn)，該集成電路性能指標(biāo)都已達(dá)到抗輻射要求。

4 仿真結(jié)果

采用0.18μm CMOS工藝模型庫進(jìn)行Hspice仿真。LVDS驅(qū)動電路輸出的共模電壓如圖5所示，在-55～125℃溫度范圍內(nèi)，TT、FF、SS 3種MOS管工藝角下得到的仿真結(jié)果顯示，驅(qū)動電路輸出共模電壓均滿足標(biāo)準(zhǔn)規(guī)定。

圖5 3個工藝角下基準(zhǔn)電壓隨溫度的變化曲線

驅(qū)動器電路內(nèi)部運(yùn)算放大器環(huán)路增益和相位裕度的仿真結(jié)果如圖6所示，運(yùn)放的環(huán)路增益最大為44.18 dB，當(dāng)增益降為0 dB時，相位為85.4541°，此時對應(yīng)的頻率為14.678 MHz，仿真結(jié)果表明運(yùn)算放大器性能指標(biāo)滿足設(shè)計(jì)需求。

圖6 運(yùn)算放大器的環(huán)路增益和相位裕度

驅(qū)動器電路抗輻射加固技術(shù)前后的仿真結(jié)果如圖7所示，可以看到，LVDS驅(qū)動器電路在進(jìn)行抗輻射加固之前，當(dāng)高能粒子穿過器件時，在其路徑上激發(fā)出密度較高的電荷，使器件電學(xué)特性或工作狀態(tài)產(chǎn)生擾動，造成該入射電路的節(jié)點(diǎn)產(chǎn)生尖脈沖或者位翻轉(zhuǎn)，這種波動經(jīng)傳輸、放大或誘發(fā)其他潛在的寄生效應(yīng)，可引起驅(qū)動器輸出的信號產(chǎn)生錯誤。采用本文提出的抗輻射加固技術(shù)之后，LVDS驅(qū)動器電路未受到單粒子的影響，輸出結(jié)果正確。

圖7 驅(qū)動器電路抗輻射加固前后仿真結(jié)果對比

5 結(jié)論

本文設(shè)計(jì)了一種具有抗輻射功能的LVDS驅(qū)動器電路，利用RC濾波電路減小電源波動的影響，采用改進(jìn)的電流鏡電路保證了低電源電壓下電路的正常工作，用抗輻射單元庫替換驅(qū)動電路的數(shù)字單元，模擬電路采用版圖上抗輻射加固技術(shù)和電路敏感節(jié)點(diǎn)加固技術(shù)，減小了電路結(jié)構(gòu)上的改動，降低了成本，提高了電路的可靠性，不僅電路版圖面積未產(chǎn)生大規(guī)模增加，而且加固后的電路傳輸速率等性能未發(fā)生退化，從而更好地滿足航空航天領(lǐng)域?qū)馆椛銵VDS驅(qū)動電路的要求，為抗輻射IP的設(shè)計(jì)提供技術(shù)支撐。