魏匯贊，翟恒峰，呂宇宙，付康，李軍

（上海航天電子技術(shù)研究所，上海，201109）

0 引言

相較于傳統(tǒng)的機(jī)械式掃描雷達(dá)，相控陣?yán)走_(dá)采用陣列天線發(fā)射與接收電磁波，以“電掃”的形式實(shí)現(xiàn)靈活的波束控制，從而具備更強(qiáng)的靈活性，較強(qiáng)的抗干擾能力，較強(qiáng)的高速隱身/低小慢目標(biāo)檢測能力等優(yōu)點(diǎn)，成為目前主流體制雷達(dá)[1-2]。

其中，數(shù)字波束形成技術(shù)(Digital Beam Forming,DBF)是指利用陣列天線的孔徑，通過在數(shù)字域?qū)邮胀ǖ肋M(jìn)行加權(quán)處理，在期望方向上接收信號同相疊加形成具有高增益的接收波束；在其它方向上，非同相疊加而形成具備低增益的天線接收副瓣；甚至在個別方向上，反向疊加以形成具備信號抑制能力的天線接收零陷的效果[3-5]。因此，相較于傳統(tǒng)的模擬波束形成技術(shù)，數(shù)字波束形成技術(shù)具備強(qiáng)抗干擾能力、靈活的波束指向、高分辨率等優(yōu)點(diǎn)。目前該技術(shù)也成為了相控陣?yán)走_(dá)中的關(guān)鍵技術(shù)，具有極大的研究價值。在DBF系統(tǒng)中，加權(quán)系數(shù)的計算顯得尤為重要。本文基于此，設(shè)計并實(shí)現(xiàn)了一種通用DBF加權(quán)系數(shù)計算模塊，以滿足不同的設(shè)計需求。

1 數(shù)字波束形成基本原理

考慮到平面陣列是一種常見的二維平面天線陣列，具有陣列分析方便、易于拼接的特點(diǎn)，并且該陣列分析結(jié)果可以包含線陣、L形陣列、均勻圓陣。因此，本文以平面陣列作為典型進(jìn)行分析。

圖1 平面陣列模型

如圖1所示為平面陣列模型，該陣面由M×N個陣元所組成?，F(xiàn)將坐標(biāo)原點(diǎn)作為參考陣元，當(dāng)電磁波的入射角為(?,θ)時，其中?為方位角，θ為俯仰角，則空間中第i個陣元與參考陣元之間的波程差為：

式中，xi，yi為第i個陣元的坐標(biāo)，λ為波長。當(dāng)空間中存在K個入射信號源時，入射角度為(?k,θk)，其中k=1,2..,K，則該陣列的方向矩陣[4]可定義為：

根據(jù)文獻(xiàn)[5]可知，整個陣列在t時刻的輸出信號可表示為：入射到該陣列的所有信源，n(t)

式中，A為式(2)所示的方向矩陣，s(t)表示加性噪聲。由式(4)可知，當(dāng)電磁波垂直于陣列平面進(jìn)行入射，各個陣元能夠直接進(jìn)行相干疊加進(jìn)行輸出，此時整個整列的輸出是最大的。因此，可以考慮在陣列輸出選擇一個適當(dāng)?shù)募訖?quán)系數(shù)以補(bǔ)償電磁波到達(dá)各個陣元的傳播延時，從而使其在某一期望方向上陣列輸出可以同相疊加，最終使該陣列在該方向上獲得最大的增益。那么，經(jīng)過加權(quán)處理后，陣列的輸出可表示為：

式中，w為加權(quán)系數(shù)，符號“H”表示共軛轉(zhuǎn)置。一般情況下，當(dāng)期望方向?yàn)??,θ)時，可以令w等于a(?,θ)以獲得在該期望方向上的最大增益。但在該種情況下，加權(quán)系數(shù)所對應(yīng)天線方向圖的主副瓣比較低，難以滿足設(shè)計要求，因此可以根據(jù)具體需要通過加窗的方式來增加主副瓣比以及形成所需的和差波束。那么，加權(quán)系數(shù)可進(jìn)一步表示為

式中，winxy表示兩個不同維度上窗函數(shù)的Kronecker結(jié)果，符號“?”表示點(diǎn)乘。

2 加權(quán)系數(shù)計算的FPGA實(shí)現(xiàn)

本章將對式(6)的FPGA實(shí)現(xiàn)展開設(shè)計。由于FPGA通常采用定點(diǎn)運(yùn)算而不是浮點(diǎn)運(yùn)算來降低硬件資源與計算延遲，因此需要對計算過程中的數(shù)據(jù)進(jìn)行量化處理。現(xiàn)假設(shè)對各個陣元相較于參考陣元的相位差進(jìn)行n位量化處理，則式(6)中a(?,θ)中第i個陣元的相位可進(jìn)一步表示為：

根據(jù)式(6)與式(7)，給出了如下圖2所示的通用加權(quán)系數(shù)計算的FPGA實(shí)現(xiàn)結(jié)構(gòu)圖。該結(jié)構(gòu)主要由三角函數(shù)查表、x/y坐標(biāo)ROM、窗函數(shù)ROM以及多個乘法器所組成。

圖2 通用加權(quán)系數(shù)計算模塊的FPGA實(shí)現(xiàn)結(jié)構(gòu)圖

由于在進(jìn)行加權(quán)系數(shù)計算時，需要多次進(jìn)行三角函數(shù)計算，同時考慮到模塊通用性的需求，對三角函數(shù)查表模塊進(jìn)行定制設(shè)計。具體為：根據(jù)設(shè)計需要對三角函數(shù)的輸入角度以及輸出值進(jìn)行n位量化處理，然后通過Matlab將所有0～90°中的sin函數(shù)值進(jìn)行遍歷后，存入FPGA的ROM中。后續(xù)通過查表的方式，根據(jù)輸入角度量化值送出相應(yīng)的正弦值與余弦值。對于M×N陣面而言，共計需要進(jìn)行(2+MN)次三角函數(shù)計算，如果同時例化多個三角函數(shù)查表模塊將會消耗較多的硬件資源。考慮到加權(quán)系數(shù)計算的實(shí)時性要求不高，可以采用串行方式進(jìn)行實(shí)現(xiàn)，即在整個加權(quán)系數(shù)計算過程中只需例化一個三角函數(shù)查表模塊即可。

3 功能驗(yàn)證

通過方向圖[6]對該加權(quán)系數(shù)模塊的功能是否正確實(shí)現(xiàn)進(jìn)行驗(yàn)證，整個模塊的FPGA實(shí)現(xiàn)與測試是在Xilinx公司的xc7vx690tffg1927-2芯片上完成的。通過Matlab產(chǎn)生一個幅度為-20dB，信號頻率為0.1Mhz，采樣頻率為8MHz的正弦信號，將信號幅度量化為16位后作為測試信號。設(shè)定陣面排布為32×16的均勻面陣，入射角的俯仰范圍為-90°～+90°，方位范圍為-90°～+90°，步進(jìn)值為1°。在模擬入射角方向時，以300us作為一個重復(fù)周期完成對不同方位與俯仰的遍歷。將期望來波方向設(shè)定為(30°,-20°)，并通過加泰勒窗和貝葉斯窗降低旁瓣電平與實(shí)現(xiàn)和差差三波束。

通過ViVado平臺上的ILA對實(shí)際輸出信號進(jìn)行抓取，每一個重復(fù)周期抓取一個數(shù)據(jù)，共需抓取14400個數(shù)據(jù)。將抓取獲得的數(shù)據(jù)導(dǎo)入至Matlab進(jìn)行分析，得到如下圖3所示的方向圖。從圖3中可以得出，分別在方位的30°和俯仰的-20°得到最大的增益，并且分別完成了和差差三個波束，便于后續(xù)精確測角。因此整個模塊能完成加權(quán)系數(shù)的計算功能。

圖3 和差差波束方向圖

4 結(jié)論

本文主要通過對典型面陣的數(shù)字波束形成原理的理論分析，設(shè)計并完成了一種通用DBF加權(quán)系數(shù)計算模塊的設(shè)計與實(shí)現(xiàn)。該模塊能夠據(jù)具體需求進(jìn)行相應(yīng)的配置，具備較強(qiáng)的通用性。同時，該模塊還可以根據(jù)波束個數(shù)例化相應(yīng)個數(shù)的加權(quán)系數(shù)計算模塊以便實(shí)現(xiàn)同時多波束。最后通過一個具體的測試用例對該模塊進(jìn)行而是，硬件測試結(jié)果表明：該模塊能夠準(zhǔn)確計算系數(shù)。