姚 進(jìn)，周曉彬，左玲玲，周昕杰

（中科芯集成電路有限公司，江蘇無錫 214072）

1 引言

在空間輻射環(huán)境中，總劑量（Total Ionizing Dose,TID）效應(yīng)、單粒子閂鎖（Single Event Latch-up,SEL）效應(yīng)、單粒子翻轉(zhuǎn)（Single Event Upset,SEU）效應(yīng)是影響CMOS 元器件可靠性的主要因素[1]?；?.18 μm 特征尺寸附近的工藝節(jié)點(diǎn)，國內(nèi)已有多個(gè)成功的輻射加固設(shè)計(jì)案例[2-3]，但良好的輻射加固策略不僅要保證加固器件的可靠性，同時(shí)也應(yīng)該盡量減小加固設(shè)計(jì)對元器件面積、速度等基本性能的影響。本文基于0.18 μm CMOS 加固工藝，采用工藝加固與設(shè)計(jì)加固結(jié)合的方式，對TID、SEL、SEU 的具體加固方法進(jìn)行描述，產(chǎn)品驗(yàn)證表明加固策略在抗輻射性能及面積上具有明顯優(yōu)勢。

2 總劑量加固

CMOS 工藝總劑量輻射效應(yīng)主要作用于SiO2層[2]。電離后產(chǎn)生的電子-空穴對在外界電場的作用下，只有少量高遷移率電子與空穴復(fù)合，多數(shù)漂移出SiO2層；少數(shù)低遷移率空穴與電子復(fù)合，多數(shù)向SiO2/Si 界面運(yùn)輸，一部分直接形成SiO2一側(cè)的陷阱電荷，另外一部分則隨著時(shí)間堆積，最終形成界面陷阱電荷，進(jìn)而影響器件的性能。

根據(jù)國內(nèi)外相關(guān)研究成果[4-6]，0.18 μm CMOS 工藝下，柵氧受TID 影響很小，閾值電壓變化可以忽略，但STI 場區(qū)的正電荷不斷積累會(huì)引起場區(qū)下的P-襯底反型，在相鄰有源區(qū)的壓差下形成漏電通路，導(dǎo)致電路靜態(tài)電流激增。STI 隔離場區(qū)的主要漏電通路包括：N 管自身源漏端有源區(qū)的場邊緣漏電通路；相鄰N 管在有源區(qū)形成壓差后產(chǎn)生的漏電通路；N 管與相鄰N阱內(nèi)的P 管在有源區(qū)形成壓差后產(chǎn)生的漏電通路。

針對0.18 μm CMOS 工藝下總劑量引起的漏電特性，加固工藝針對性地對STI 場區(qū)進(jìn)行總劑量加固[7]，主要通過離子注入的方式提高STI 場區(qū)下P-襯底反型的閾值電壓，從而抑制了各漏電通道的開啟。對總劑量輻射更敏感的3.3 V NMOS 器件選取W/L=10 μm/0.35 μm，加固前后不同劑量下的關(guān)態(tài)漏電流Id與柵電壓Vg特性曲線如圖1 所示。圖1(a)是商用非加固N(yùn)MOS 器件，可以看出，在50 krad(Si)劑量時(shí)Id已變化2 個(gè)數(shù)量級；100 krad(Si)劑量時(shí)Id已變化4 個(gè)數(shù)量級。圖1(b)是商用加固N(yùn)MOS 器件，可以看出，在500 krad(Si)劑量時(shí)器件I-V 特性曲線與輻照前基本一致，Id基本沒變化，因此采用工藝加固后，3.3 V NMOS 抗總劑量輻射能力從加固前的不到50 krad(Si)達(dá)到了500 krad(Si)水平?？紤]到STI 場區(qū)注入的加固工藝可能會(huì)對器件電特性，特別是對溝道較短的1.8 V NMOS 電特性產(chǎn)生影響，對加固前后1.8 V NMOS 管常規(guī)電參數(shù)進(jìn)行測試，結(jié)果如表1 所示。加固前后擊穿電壓未發(fā)生變化，閾值電壓及飽和電流變化幅度均在10%以內(nèi)，滿足電路實(shí)際設(shè)計(jì)需求，針對加固后NMOS 管電參數(shù)的變化，重新抽取了器件Spice 模型，以保證仿真精度。與常規(guī)的環(huán)形柵等依靠版圖設(shè)計(jì)的總劑量加固設(shè)計(jì)相比，加固工藝的版圖面積及設(shè)計(jì)難度大大降低，且總劑量指標(biāo)更高。

圖1 不同輻射劑量的I-V 特性曲線

表1 加固前后電參數(shù)對比表

3 單粒子閂鎖加固

CMOS 體硅工藝下反向器單元的寄生PNPN 可控硅結(jié)構(gòu)（Silicon Controlled Rectifier，SCR）及其等效電路如圖2 所示，主要包括寄生橫向NPN 雙極晶體管T1、寄生縱向PNP 雙極晶體管T2 和寄生電阻R1～R4。高能粒子入射器件后電離出大量的電子-空穴對，在電場作用下，PMOS 的源端吸收過剩電子流，NMOS的源端吸收過?？昭?，電子和空穴定向移動(dòng)形成的電流通過寄生電阻R2，在T1 的發(fā)射結(jié)產(chǎn)生足夠大的壓降時(shí)，T1 正偏導(dǎo)通，此時(shí)T1 的集電極電流流過另外一個(gè)縱向PNP 雙極晶體管T2 的基極，電流通過寄生電阻R1在T2 發(fā)射結(jié)產(chǎn)生足夠大的壓降時(shí)，T2 正偏導(dǎo)通，T2 的集電極電流又進(jìn)一步觸發(fā)T1，使得T1 的集電極電流繼續(xù)增加，不停的正反饋使SCR 進(jìn)入電流再生狀態(tài)，最終導(dǎo)致芯片永久失效[8]。

圖2 CMOS 器件剖面結(jié)構(gòu)及等效寄生電路

對圖2 所示的結(jié)構(gòu)及等效電路圖進(jìn)行分析，R1、R2可簡單等效為P 管源端到體接觸的電阻、N 管源端到體接觸的電阻，R3、R4可簡單等效為N 管及P 管有源區(qū)間電阻。R1、R2的阻值與源端到體接觸的距離成正比，R3、R4的阻值與N 管及P 管有源區(qū)距離成正比。降低R1、R2阻值，根據(jù)分壓原理，可以減小寄生雙極晶體管T1 及T2 的發(fā)射結(jié)壓降；同理，增加R3、R4阻值，也能減小寄生雙極晶體管T1 及T2 的發(fā)射結(jié)壓降，從而抑制T1 及T2 的發(fā)射結(jié)正向?qū)?，降低發(fā)生閂鎖的可能性。因此通過減小P 管、N 管源端到體接觸的距離L1，增加N 管有源區(qū)及P 管有源區(qū)的距離L2均能抑制單粒子閂鎖。通過TCAD 仿真[9]，模擬了非外延片在400 K 溫度下L1、L2的SEL 特性，結(jié)果如表2 所示。在獲取L1及L2的合理尺寸后，將該值放入設(shè)計(jì)規(guī)則檢查（Design Rule Check，DRC），將該方法與常規(guī)的保護(hù)環(huán)加固設(shè)計(jì)方法對比，可明顯減小版圖面積。

表2 非外延片在400 K 單粒子閂鎖線性能量傳輸閾值（Linear Energy Transfer Threshold，LETth）（MeV·cm2/mg）

4 單粒子翻轉(zhuǎn)加固

高能粒子入射半導(dǎo)體器件的敏感區(qū)后，產(chǎn)生的瞬間電流引起器件邏輯狀態(tài)的改變即為SEU。SEU 主要發(fā)生于存儲單元，組合邏輯產(chǎn)生的單粒子瞬態(tài)（Single Event Transition,SET）毛刺信號如被存儲單元采集，同樣會(huì)產(chǎn)生SEU。

SEU 加固通常采用雙互鎖存儲單元（Double Interlocked Storage Cell，DICE）結(jié)構(gòu)，其結(jié)構(gòu)如圖3 所示，X1、X3 節(jié)點(diǎn)為數(shù)據(jù)輸入口，X1～X4 4 個(gè)節(jié)點(diǎn)存儲邏輯狀態(tài)，任意一個(gè)節(jié)點(diǎn)的狀態(tài)都由其左右相鄰的節(jié)點(diǎn)所控制，因此它們起到了反饋互鎖的作用。當(dāng)其中一個(gè)節(jié)點(diǎn)受到單粒子轟擊發(fā)生正向或負(fù)向翻轉(zhuǎn)時(shí)，由于受到其他節(jié)點(diǎn)的鉗制，受轟擊的節(jié)點(diǎn)會(huì)很快恢復(fù)正常邏輯電平，其他節(jié)點(diǎn)始終保證正確電平。根據(jù)TCAD仿真確定LETth為37 MeV·cm2/mg 時(shí)的敏感節(jié)點(diǎn)間距，以保證DICE 結(jié)構(gòu)的抗輻射性能。由于0.18 μm 工藝下SET 已比較明顯，基于DICE 加固時(shí)序單元，同時(shí)考慮時(shí)鐘、復(fù)位等全局信號加固，可保證電路滿足1×10-10errors/（bit·day）的翻轉(zhuǎn)率指標(biāo)。

圖3 時(shí)序電路的DICE 結(jié)構(gòu)

在宇航產(chǎn)品的關(guān)鍵應(yīng)用區(qū)域，如負(fù)責(zé)系統(tǒng)故障的診斷、控制、調(diào)配和重構(gòu)等均需滿足37 MeV·cm2/mg的翻轉(zhuǎn)閾值要求，同時(shí)考慮到其他設(shè)計(jì)領(lǐng)域高可靠性電路的設(shè)計(jì)需求，開發(fā)了支持全局三模冗余（Triple Module Redundant,TMR）設(shè)計(jì)的單元庫設(shè)計(jì)套件及設(shè)計(jì)流程，以滿足高抗輻射指標(biāo)、高可靠性指標(biāo)的核心控制邏輯設(shè)計(jì)需求。

TMR 加固時(shí)序單元邏輯示意圖如圖4 所示，該結(jié)構(gòu)主要將表決器移植到時(shí)序單元內(nèi)部，通過內(nèi)部表決器完成時(shí)序單元存儲節(jié)點(diǎn)的實(shí)時(shí)刷新，當(dāng)其中一個(gè)節(jié)點(diǎn)翻轉(zhuǎn)時(shí)，通過表決器立刻恢復(fù)至正確的節(jié)點(diǎn)狀態(tài)，避免了內(nèi)部存儲節(jié)點(diǎn)的錯(cuò)誤累積，極大提升了單元的抗翻轉(zhuǎn)能力及可靠性。圖4（a）是用于常規(guī)綜合的TMR_1T 單元，為單端口設(shè)計(jì)，即三路數(shù)據(jù)輸入、時(shí)鐘輸入、輸出各共用一個(gè)端口，圖4（b）是用于單元庫全局TMR 設(shè)計(jì)的TMR_3T 單元，該單元為三端口設(shè)計(jì)，與TMR_1T 相比，所有三路輸入輸出端口各自獨(dú)立。單元庫設(shè)計(jì)套件提供了全局TMR 網(wǎng)表生成的腳本，幫助用戶快速實(shí)現(xiàn)全局TMR 設(shè)計(jì)，同時(shí)對全局三模中使用的TMR_3T 單元的時(shí)序功耗文件及功能仿真文件進(jìn)行了深度開發(fā)，保證用戶在全局三模網(wǎng)表下仍可完成形式驗(yàn)證、PT 分析等數(shù)字正向流程。盡管全局三模設(shè)計(jì)的電路規(guī)模更大，但在產(chǎn)品開發(fā)中發(fā)現(xiàn)，圓片中測時(shí)成品率卻更高，原因是當(dāng)電路中某個(gè)器件失效時(shí)，只影響三模中其中一路的局部邏輯，對電路實(shí)際功能無影響，為保證實(shí)際交付給用戶電路的高可靠性，對自刷新三模單元邏輯進(jìn)行了優(yōu)化設(shè)計(jì)，保證中測過程中每一路均可以單獨(dú)完成測試。

圖4 TMR 單元設(shè)計(jì)示意圖

5 實(shí)際應(yīng)用情況

目前，基于以上加固方法開發(fā)的抗輻射單元庫，已成功完成5 款以上抗輻射產(chǎn)品的開發(fā)。以其中一款數(shù)字信號處理電路為例，該電路非抗輻射版本基于商用0.18 μm CMOS 工藝制造，在加固工藝上分別采用DICE 加固設(shè)計(jì)及全局TMR 加固設(shè)計(jì)，流片后各項(xiàng)性能指標(biāo)對比如表3 所示。DICE 加固版本的面積是商用線非加固版本面積的2 倍以內(nèi)，非加固版本采用9Track 單元庫，加固版本采用了12Track 單元庫，如除去單元高度影響，加固版本的面積增加在30%左右，與非加固工藝下的抗輻射加固電路對比[2]，面積優(yōu)勢明顯。DICE 加固版本的最高工作頻率較非加固版本降低近30%左右，其中包括商用線與加固工藝的器件特性偏差。全局TMR 加固版本較非加固版本面積增加近5 倍，較DICE 面積增加在3 倍以內(nèi)，考慮到面積增加后對電路速度的影響，全局三模設(shè)計(jì)的工作頻率并未明顯降低，同時(shí)全局三模電路在Ta 離子下仍未翻轉(zhuǎn)，具備超高的抗單粒子翻轉(zhuǎn)能力。

表3 非加固版本與加固版本性能指標(biāo)對比

6 結(jié)論

基于0.18 μm CMOS 加固工藝，通過工藝加固，在未增加版圖面積的前提下，抗輻射電路總劑量水平達(dá)到300 krad(Si)以上；通過優(yōu)化版圖設(shè)計(jì)規(guī)則，以較小的面積損耗滿足抗單粒子閂鎖的設(shè)計(jì)需求；通過采取不同的加固設(shè)計(jì)方法，滿足各種單粒子翻轉(zhuǎn)指標(biāo)的抗輻射電路需求。與基于商用工藝的抗輻射電路對比，能在更小的面積下實(shí)現(xiàn)更高的抗輻射性能，該加固工藝設(shè)計(jì)平臺可為用戶提供更具競爭力的高可靠性產(chǎn)品開發(fā)途徑。

0.18μm CMOS 加固工藝可支持3.3 V 或5 V 器件，配合設(shè)計(jì)平臺已開發(fā)的抗輻射低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO）IP，內(nèi)核標(biāo)準(zhǔn)單元的1.8 V 工作電壓由LDO 提供，可實(shí)現(xiàn)全芯片3.3 V 或5 V 的單電源設(shè)計(jì)，對于目前廣泛使用的3.3 V 及5 V抗輻射應(yīng)用系統(tǒng)，基于該加固工藝設(shè)計(jì)平臺，可快速實(shí)現(xiàn)更小型化、更低功耗、更高工作頻率的抗輻射芯片替換，全面提升現(xiàn)有抗輻射應(yīng)用系統(tǒng)的性能，具備良好的應(yīng)用前景。